WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998004074) ESTIMATEUR DE DETECTEUR DE PHASE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/004074    N° de la demande internationale :    PCT/US1997/012743
Date de publication : 29.01.1998 Date de dépôt international : 22.07.1997
Demande présentée en vertu du Chapitre 2 :    10.02.1998    
CIB :
G11B 20/10 (2006.01), G11B 20/14 (2006.01), H03L 7/091 (2006.01), H04L 7/02 (2006.01), H04L 7/033 (2006.01), H04L 25/03 (2006.01), H04L 25/497 (2006.01)
Déposants : SEAGATE TECHNOLOGY, INC. [US/US]; 920 Disc Drive, Scotts Valley, CA 95067-0360 (US) (Tous Sauf US).
FREDRICKSON, Lisa [US/US]; (US) (US Seulement).
KOVNER, Vladimir [US/US]; (US) (US Seulement).
HOGG, Dennis, W. [US/US]; (US) (US Seulement)
Inventeurs : FREDRICKSON, Lisa; (US).
KOVNER, Vladimir; (US).
HOGG, Dennis, W.; (US)
Mandataire : NEILS, Theodore, F.; Kinney & Lange, P.A., Kinney & Lange Building, 312 South Third Street, Minneapolis, MN 55415-1002 (US)
Données relatives à la priorité :
60/022,291 22.07.1996 US
60/024,465 20.08.1996 US
Titre (EN) PHASE DETECTOR ESTIMATOR
(FR) ESTIMATEUR DE DETECTEUR DE PHASE
Abrégé : front page image
(EN)A phase detector (26) for a timing control loop provided in a signal sampling system to control taking samples by a sampler (20) of input signals provided to a signal sampling system to result in a signal sample sequence output using a slope estimator (30 and 31) and an error determiner (21) with a phase error estimator combiner (48, 49, 51). The combiner output is provided to a summer (40) directly and through a delay element (19) to form phase error estimates.
(FR)L'invention a trait à un détecteur de phase (26) pour boucle de synchronisation, équipant un système d'échantillonnage de signal et permettant de commander l'échantillonnage, effectué par un échantillonneur (20), de signaux d'entrée adressés à un système d'échantillonnage de signaux donnant en sortie une séquence d'échantillons de signal et ce, au moyen d'un estimateur de pente (30 et 31) et d'une logique de calcul d'erreur (21) avec un combinateur d'estimateur d'erreur de phase (48, 49, 51). La sortie du combinateur est adressée à un additionneur analogique, directement et via un élément à retard (19) pour donner des valeurs estimatives d'erreur de phase.
États désignés : DE, GB, JP, KR, SG, US.
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)