WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998002923) SYSTEME DE BLOCAGE DE ZONE DE DEPLETION POUR JONCTION pn EN CARBURE DE SILICIUM
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/002923    N° de la demande internationale :    PCT/SE1997/001156
Date de publication : 22.01.1998 Date de dépôt international : 27.06.1997
Demande présentée en vertu du Chapitre 2 :    21.11.1997    
CIB :
H01L 21/04 (2006.01), H01L 29/06 (2006.01), H01L 29/24 (2006.01)
Déposants : ABB RESEARCH LTD. [CH/SE]; Asea Brown Boveri AB, Patent, S-721 78 Västerås (SE) (Tous Sauf US).
BAKOWSKI, Mietek [SE/SE]; (SE) (US Seulement).
GUSTAFSSON, Ulf [SE/SE]; (SE) (US Seulement)
Inventeurs : BAKOWSKI, Mietek; (SE).
GUSTAFSSON, Ulf; (SE)
Mandataire : LUNDBLAD VANNESJÖ, Katarina; Asea Brown Boveri AB, Patent, S-721 78 Västerås (SE)
Données relatives à la priorité :
08/680,921 16.07.1996 US
Titre (EN) DEPLETION REGION STOPPER FOR pn JUNCTION IN SILICON CARBIDE
(FR) SYSTEME DE BLOCAGE DE ZONE DE DEPLETION POUR JONCTION pn EN CARBURE DE SILICIUM
Abrégé : front page image
(EN)A semiconductor component and a method for processing said component, which comprises a pn junction, where both the p-conducting (3) and the n-conducting layers (2) of the pn junction constitute doped silicon carbide layers, where the junction is at the edge of the lower doped conducting layer terminated by a depletion region stopper (DRS) which exhibits a charge profile with a stepwise or uniformly increasing total charge and/or effective sheet charge density from a first lowest value to a highest value at the outermost edge (5) of the junction following a radial direction from the main junction towards the outermost edge.
(FR)L'invention concerne un composant semi-conducteur et un procédé pour traiter ce dernier, lequel comporte une jonction pn où les couches conductrices de type p (3) et les couches conductrices de type n (2) de la jonction pn constituent des couches en carbure de silicium dopées, et où la jonction est terminée, au niveau du bord de la couche conductrice dopée inférieure, par un système de blocage de zone de déplétion (DRS) présentant un profil de charge avec une charge totale et/ou une densité de charge de surface effective croissant, par paliers ou uniformément, d'une première valeur la plus basse à une valeur la plus élevée au niveau du bord le plus externe (5) de la jonction, en suivant une direction radiale allant de la jonction principale vers le bord le plus externe.
États désignés : JP, US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)