WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998002918) PROCEDE DE FABRICATION D'UN TRANSISTOR ASYMETRIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/002918    N° de la demande internationale :    PCT/US1997/005176
Date de publication : 22.01.1998 Date de dépôt international : 28.03.1997
Demande présentée en vertu du Chapitre 2 :    19.01.1998    
CIB :
H01L 21/336 (2006.01), H01L 29/78 (2006.01)
Déposants : ADVANCED MICRO DEVICES, INC. [US/US]; 5204 East Ben White Boulevard, Mail Stop 562, Austin, TX 78741 (US)
Inventeurs : GARDNER, Mark, I.; (US).
DUANE, Michael, P.; (US).
WRISTERS, Derick, J.; (US)
Mandataire : DRAKE, Paul, S.; Advanced Micro Devices, Inc., 5204 East Ben White Boulevard, Mail Stop 562, Austin, TX 78741 (US).
PICKER, Madeline, M.; Brookes and Martin, "Association No. 14", High Holborn House, 52/54 High Holborn, London WC1V 6SE (GB)
Données relatives à la priorité :
08/682,493 17.07.1996 US
Titre (EN) METHOD FOR FABRICATION OF A NON-SYMMETRICAL TRANSISTOR
(FR) PROCEDE DE FABRICATION D'UN TRANSISTOR ASYMETRIQUE
Abrégé : front page image
(EN)A method for fabrication of a non-symmetrical LDD-IGFET is described. In one embodiment, the method includes providing a semiconductor substrate having a gate insulator (104) and a gate electrode (106), the gate electrode having opposing first and second sidewalls (103, 105) defining the length of the gate electrode and a top surface. Lightly doped source (108) and drain (110) regions are implanted into the semiconductor substrate and are substantially aligned with the sidewalls of the gate electrode. After implanting the lightly doped regions, first and second spacers (112, 114) are formed adjacent to the first and second sidewalls of the gate electrode. After forming the spacers, a portion of the gate electrode is removed to form a third sidewall (117) of the gate electrode opposite the second sidewall (105), thereby eliminating the first sidewall and reducing the length of the gate electrode. After removing the first spacer, heavily doped source (120) and drain (118) regions are implanted into the semiconductor substrate. The heavily doped drain region is substantially aligned with the outer edge of the second spacer, a portion of the lightly doped drain regions is protected beneath the second spacer, and the heavily doped source region is substantially aligned with the third sidewall. In another embodiment, the heavily doped drain region is implanted after the spacers are formed but before the third sidewall is formed and the heavily doped source region is implanted after forming the third sidewall.
(FR)L'invention concerne un procédé de fabrication d'un transistor à effet de champ à grille isolée, à drain faiblement dopé. Dans un mode de réalisation, ledit procédé consiste à prévoir un substrat semi-conducteur comprenant un isolant de grille (104) et une électrode de grille (106) présentant des première et seconde parois opposées (103, 105) définissant la longueur de l'électrode de grille et une surface supérieure. Les zones de la source et du drain légèrement dopées sont implantées dans le substrat semi-conducteur et sont sensiblement alignées avec les parois latérales de l'électrode de grille. Après l'implantation des zones faiblement dopées, des premier et second espaceurs 112, 114) sont formés en position adjacente aux première et seconde parois latérales de l'électrode de grille, après quoi une partie de l'électrode de grille est enlevée de sorte qu'une troisième paroi (117) de l'électrode de grille soit formée à l'opposée de la seconde paroi latérale (105), ce qui permet d'éliminer la première paroi latérale et de réduire la longueur de l'électrode de grille. Après l'enlèvement du premier espaceur, les zones du drain et de la source fortement dopées sont implantées dans le substrat semi-conducteur. La zone du drain fortement dopée est sensiblement alignée avec le bord extérieur du second espaceur, une partie de la zone du drain faiblement dopée étant protégée au-dessous du second espaceur, la zone de la source fortement dopée étant sensiblement alignée avec la troisième paroi latérale. Dans un autre mode de réalisation, la zone du drain fortement dopée est implantée après la formation des espaceurs mais avant la formation de la troisième paroi latérale et la zone de la source fortement dopée est implantée après la formation de la troisième paroi latérale.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)