WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998001862) MEMOIRE DE COURANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/001862    N° de la demande internationale :    PCT/IB1997/000646
Date de publication : 15.01.1998 Date de dépôt international : 05.06.1997
CIB :
G11C 27/02 (2006.01)
Déposants : PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL).
PHILIPS NORDEN AB [SE/SE]; Kottbygatan 7, Kista, S-164 85 Stockholm (SE) (SE only)
Inventeurs : HUGHES, John, Barry; (NL)
Mandataire : ANDREWS, Arthur, S.; Internationaal Octrooibureau B.V., P.O. Box 220, NL-5600 AE Eindhoven (NL)
Données relatives à la priorité :
9614271.6 06.07.1996 GB
Titre (EN) CURRENT MEMORY
(FR) MEMOIRE DE COURANT
Abrégé : front page image
(EN)A current memory for sampled analogue currents comprises a first, coarse, current memory cell (T1, C1, S1) and a second, fine, current memory cell (T2, C2, S2). The first current memory cell senses the input current during a first portion ($g(f)la) of the first period of the clock cycle, while the second current memory cell senses the input current plus the current produced by the first current memory cell during a second portion ($g(f)lb) of the first period of the clock cycle. The combined outputs of the first and second current memory cells is available during a second period ($g(f)2) of the clock cycle. The first current memory further comprises a voltage amplifier (2) which increase the effective g¿m? of the memory transistor (T1) and holds the potential at the junction of the drain electrodes of transistors (T1 and T2) close to a virtual earth.
(FR)La présente invention concerne une mémoire de courant pour courants analogiques échantillonnés, composée d'une première cellule de mémoire de courant grossière (T1, C1, S1) et d'une deuxième cellule de mémoire de courant fine (T2, C2, S2). La première cellule capte le courant d'entrée pendant une première partie ($g(f)1a) de la première période du cycle d'horloge, tandis que la deuxième cellule capte non seulement le courant d'entrée mais aussi le courant produit par la première cellule pendant une deuxième partie ($g(f)1b) de la première période du cycle d'horloge. Les sorties combinées de la première cellule de mémoire de courant et de la deuxième sont fournies pendant une deuxième période ($g(f)2) du cycle d'horloge. La première mémoire de courant comprend en outre un amplificateur de tension (2) qui permet d'accroître la valeur g¿m? réelle du transistor à mémoire (T1) et qui maintient le potentiel à la jonction des électrodes de drain des transistors (T1 et T2) au voisinage d'un potentiel de terre virtuelle.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)