WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998000917) CIRCUIT DE TEMPORISATION ET PROCEDE CORRESPONDANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/000917    N° de la demande internationale :    PCT/GB1997/001688
Date de publication : 08.01.1998 Date de dépôt international : 23.06.1997
Demande présentée en vertu du Chapitre 2 :    26.01.1998    
CIB :
H03K 3/03 (2006.01), H03K 5/13 (2006.01), H03L 7/099 (2006.01)
Déposants : LSI LOGIC CORPORATION [US/US]; 2001 Danfield Court, Fort Collins, CO 80525-2998 (US).
GILL, David, Alan [GB/GB]; (GB) (MG only)
Inventeurs : ANDERSON, Michael, B.; (US).
TABOR, Gregory, A.; (US).
JANDER, Mark, J.; (US)
Représentant
commun :
GILL, David, Alan; W.P. Thompson & Co., Celcon House, 289-293 High Holborn, London WC1V 7HU (GB)
Données relatives à la priorité :
08/672,784 28.06.1996 US
Titre (EN) DELAY CIRCUIT AND METHOD
(FR) CIRCUIT DE TEMPORISATION ET PROCEDE CORRESPONDANT
Abrégé : front page image
(EN)The invention provides for a precise timing delay method and apparatus in which a phase-locked loop (PLL) in combination with a timing reference is used to calibrate a precise delay. The delays are then duplicated throughout the chip and controlled by the same current as in the PLL. This makes the delay process, voltage, and temperature insensitive and the delays can be programmed by selecting the desired delay through a multiplexer. A high precision delay can be provided which is particularly advantageous for use in devices such as computer bus isolators.
(FR)L'invention concerne un procédé de temporisation à synchronisation précise et un appareil correspondant dans lequel une boucle à verrouillage de phase (PLL), en combinaison avec une référence temporelle, est utilisée pour calibrer une temporisation précise. Les temporisations sont ensuite dupliquées dans toute la puce et commandées par le même courant que dans la boucle à verrouillage de phase. Ceci rend le processus de temporisation insensible à la tension et à la température, et les temporisations peuvent être programmées par sélection de la temporisation désirée au moyen d'un multiplexeur. Il est possible d'installer une temporisation haute précision qui convient avantageusement pour être utilisée dans des dispositifs tels que des isolateurs de bus d'ordinateurs.
États désignés : AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, UZ, VN, YU.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, KE, LS, MW, SD, SZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)