WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1997013324) CIRCUIT INTEGRE A SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1997/013324    N° de la demande internationale :    PCT/GB1996/002461
Date de publication : 10.04.1997 Date de dépôt international : 01.10.1996
Demande présentée en vertu du Chapitre 2 :    29.04.1997    
CIB :
H03K 19/177 (2006.01)
Déposants : MOTOROLA INC. [US/US]; 3102 North 56th Street, Phoenix, AZ 85018 (US) (Tous Sauf US).
MAY, Roger [GB/GB]; (GB) (US Seulement).
DEWHURST, Andrew [GB/GB]; (GB) (US Seulement).
BEAVIS, Stephen, Charles [GB/GB]; (GB) (US Seulement).
BONWICK, Paul, Robert [GB/GB]; (GB) (US Seulement).
ROSE, Adam, David [GB/GB]; (GB) (US Seulement).
WORK, Gordon, Stirling [GB/GB]; (GB) (US Seulement).
BARTON, Ian, Chalmers [GB/GB]; (GB) (US Seulement)
Inventeurs : MAY, Roger; (GB).
DEWHURST, Andrew; (GB).
BEAVIS, Stephen, Charles; (GB).
BONWICK, Paul, Robert; (GB).
ROSE, Adam, David; (GB).
WORK, Gordon, Stirling; (GB).
BARTON, Ian, Chalmers; (GB)
Mandataire : GIBSON, Sarah; Motorola Intellectual Property, Operations, Midpoint, Alencon Link, Basingstoke, Hampshire RG21 7PL (GB)
Données relatives à la priorité :
9520027.5 30.09.1995 GB
9520026.7 30.09.1995 GB
Titre (EN) A SEMI-CONDUCTOR INTEGRATED CIRCUIT
(FR) CIRCUIT INTEGRE A SEMI-CONDUCTEURS
Abrégé : front page image
(EN)A semi-conductor integrated circuit, as made, comprises an area thereof formed with a plurality of cells cc, each cell having a plurality of resources which comprise storage/programming resources and functional resources. The functional resources comprise at least one of routing resources and logic function resources according to the cell type. As made each cell has a finite number of resources in it. According to one aspect, the resources available to one cell are augmented by utilising resources from at least one other cell. This is achieved without preventing the donor cell from functioning independently. Also described is a hierarchical routing structure disposed in successive layers. The cells are disposed in a matrix array of cells divided into zones. There is a plurality of zones in the array and a zone porting arrangement for each zone. According to another aspect of the invention the successive layers of routing resource comprises zone interconnect comprising local direct connection paths connecting at least some of the cells with some other cells, and medium connection paths extending from the zone porting arrangement and selectably connectable with at least some of the cells in a zone; and global connection paths having selectable connections with the zone porting arrangement of each zone; and further comprising one or more further successive levels of routing resource having a respective porting arrangement to connect that level of routing resource with the preceding level of routing resource.
(FR)Un circuit intégré à semi-conducteurs comprend, de par sa construction, une zone présentant une pluralité de cellules cc, chaque cellule présentant une pluralité de ressources comprenant des ressources de stockage/programmation ainsi que des ressources fonctionnelles. Les ressources fonctionnelles comprennent au moins des ressources d'acheminement et/ou des ressources de fonction logique selon le type de cellule. Chaque cellule présente, de par sa construction, un nombre fini de ressources. Selon un aspect de l'invention, les ressources disponibles à une cellule sont augmentées par l'utilisation de ressources provenant d'au moins une autre cellule, cela sans empêcher la cellule donneuse de fonctionner indépendamment. L'invention concerne également une structure d'acheminement hiérarchique disposée en couches successives. Les cellules sont disposées en un réseau matriciel de cellules divisées en zones. Une pluralité de zones est ménagée dans le réseau et chaque zone présente un agencement d'accès aux zones. Selon un autre aspect de l'invention, les couches successives de ressources d'acheminement comprennent une interconnexion entre zones présentant des voies de connexion locales directes reliant au moins certaines des cellules à certaines autres cellules, et des voies de connexion moyennes s'étendant à partir de l'agencement d'accès aux zones et connectables sélectivement à au moins certaines des cellules se trouvant dans une zone; et des voies de connexion globales présentant des connexions sélectionnables avec l'agencement d'accès aux zones de chaque zone, et comprenant également un ou plusieurs autres niveaux successifs de ressources d'acheminement présentant un agencement d'accès respectif destiné à connecter ce niveau de ressources d'acheminement au niveau précédent de ressources d'acheminement.
États désignés : AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, US, UZ, VN.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (KE, LS, MW, SD, SZ, UG)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)