WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1997011420) PROCEDE DE COMMANDE DE BUS, CIRCUIT DE COMMANDE DE BUS ET PROCESSEUR UTILISANT LEDIT PROCEDE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1997/011420    N° de la demande internationale :    PCT/JP1995/001845
Date de publication : 27.03.1997 Date de dépôt international : 18.09.1995
Demande présentée en vertu du Chapitre 2 :    01.11.1995    
CIB :
G06F 1/32 (2006.01)
Déposants : HITACHI, LTD. [JP/JP]; 6, Kanda Surugadai 4-chome, Chiyoda-ku, Tokyo 101 (JP) (Tous Sauf US).
SHIMAZAKI, Yasuhisa [JP/JP]; (JP) (US Seulement).
MAEJIMA, Hideo [JP/JP]; (JP) (US Seulement)
Inventeurs : SHIMAZAKI, Yasuhisa; (JP).
MAEJIMA, Hideo; (JP)
Mandataire : OGAWA, Katsuo; Kabushiki Kaisya Hitachi Seisakusyo, 5-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 100 (JP)
Données relatives à la priorité :
Titre (EN) BUS CONTROL METHOD, AND BUS CONTROL CIRCUIT AND DATA PROCESSOR USING THE BUS CONTROL METHOD
(FR) PROCEDE DE COMMANDE DE BUS, CIRCUIT DE COMMANDE DE BUS ET PROCESSEUR UTILISANT LEDIT PROCEDE
Abrégé : front page image
(EN)An input/output signal control method for low power operation, and a bus control circuit and a data processor using this control method when a plurality of signals having the same change point are transferred to an address bus, a data bus, etc. As the construction for accomplishing this object, in a bus control circuit (100) for inputting a plurality of signals (131) having the same change point and outputting a plurality of signals (111a) having the same change point to a bus, the method includes a step of comprising a plurality of input signals with data on the bus and a step of outputting a plurality of signals or those signals which are obtained by processing these input signals, to the bus. According to this method, the number of inverted bits between the data and the output signals existing practically on the bus of the destination can be known, and power consumption can be reliably reduced.
(FR)L'invention concerne un procédé de commande des signaux d'entrée et de sortie destiné à un traitement à faible puissance, un circuit de commande de bus et un processeur utilisant ledit procédé de commande quand une pluralité de signaux ayant le même point de changement sont transférés à un bus d'adressage, un bus de données, etc. Pour réaliser cet objectif, dans un circuit de commande de bus (100) destiné à introduire une pluralité de signaux (131) ayant le même point de changement et à émettre une pluralité de signaux (111a) ayant le même point de changement au niveau d'un bus, le procédé comprend une étape d'inclusion d'une pluralité de signaux d'entrée dans des données au niveau du bus, et une étape d'émission, à destination du bus, d'une pluralité de signaux ou des signaux obtenus par le traitement de ces signaux d'entrée. Le procédé permet de connaître le nombre de bits inversés entre les données et les signaux de sortie qui existent pratiquement au niveau du bus de destination, et de réduire de manière fiable la consommation d'énergie.
États désignés : CN, JP, KR, SG, US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)