WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1997009674) PROCESSEUR DE DONNEES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1997/009674    N° de la demande internationale :    PCT/JP1995/001747
Date de publication : 13.03.1997 Date de dépôt international : 01.09.1995
Demande présentée en vertu du Chapitre 2 :    10.11.1995    
CIB :
G06F 13/12 (2006.01)
Déposants : HITACHI, LTD. [JP/JP]; 6, Kanda Surugadai 4-chome, Chiyoda-ku, Tokyo 101 (JP) (Tous Sauf US).
SHIGENO, Takeshi [JP/JP]; (JP) (US Seulement).
MORIKAWA, Takashi [JP/JP]; (JP) (US Seulement)
Inventeurs : SHIGENO, Takeshi; (JP).
MORIKAWA, Takashi; (JP)
Mandataire : OGAWA, Katsuo; Kabushiki Kaisya Hitachi Seisakusyo, 5-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 100 (JP)
Données relatives à la priorité :
Titre (EN) DATA PROCESSOR
(FR) PROCESSEUR DE DONNEES
Abrégé : front page image
(EN)A data processor is provided with a basic processor (BPU 2), a channel processor (CHP 10), message channel devices ((MCH 110 to 11n), message channel receivers (MCHR 60 to 6m) connected to the devices (MCH 111 to 11n), and a structured extenal storage device (SES 6) which includes the receivers MCHR 60 to 6m, can be connected to a plurality of hosts through the receivers MCHR 60 to 6m, and has a cache memory (8) for storing the common data for the hosts. Before issuing a synchronous instruction, and instruction which gives a prior notice of the use of a hardware resource is issued and the use of the hardware resource is secured by the instruction, thereby ensuring the execution of suceeding sychronous instruction operations. Therefore, the overhead of the system can be reduced, because the synchronous instructions can be executed without fail.
(FR)Cette invention concerne un processeur de données comprenant un processeur de base (BPU 2), un processeur à canaux (CHP 10), des dispositifs à canaux de messages (MCH 110 à 11n), de récepteurs de canaux de messages (MCHR 60 à 6m) connectés aux dispositifs (MCH 111 à 11n), ainsi qu'un dispositif de stockage externe structuré (SES 6). Ce dernier comprend les récepteurs MCHR 60 à 6m, peut être connecté à plusieurs hôtes par l'intermédiaire des récepteurs MCHR 60 à 6m, et possède une antémémoire (8) destinée au stockage des données communes aux hôtes. Avant de lancer une instruction synchrone, on lance une instruction servant à avertir de l'utilisation d'une ressource de type matériel et à confirmer cette utilisation, ce qui permet d'assurer l'exécution des opérations d'instructions synchrones successives. Le trafic de service du système peut ainsi être réduit étant donné que les instructions synchrones peuvent être exécutées avec succès.
États désignés : JP, US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)