WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1997009673) TRANSFERT DE CODE A UN ORDINATEUR SANS ACCEDER A UNE RAM
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1997/009673    N° de la demande internationale :    PCT/US1996/014082
Date de publication : 13.03.1997 Date de dépôt international : 03.09.1996
Demande présentée en vertu du Chapitre 2 :    03.04.1997    
CIB :
G06F 9/445 (2006.01)
Déposants : METRICOM, INC. [US/US]; 980 University Avenue, Los Gatos, CA 95030 (US)
Inventeurs : PAULSEN, David, L.; (US)
Mandataire : ALLEN, Kenneth, R.; Townsend and Townsend and Crew L.L.P., 8th floor, Two Embarcadero Center, San Francisco, CA 94111-3834 (US)
Données relatives à la priorité :
60/003,000 07.09.1995 US
08/566,877 04.12.1995 US
Titre (EN) TRANSFERRING CODE TO COMPUTER WITHOUT ACCESSING RAM
(FR) TRANSFERT DE CODE A UN ORDINATEUR SANS ACCEDER A UNE RAM
Abrégé : front page image
(EN)A device with a start-up mode after reset whereby boot-up instructions are by default always accepted directly from an external source. The device includes a gate array (18), connected directly via a serial port (20) to an input device (22), to receive program code for transfer directly as instructions to a CPU (12). The CPU is part of a computer controlled device (CCD) containing a microprocessor, RAM (16), and a flash memory device (14), the flash memory being unprogrammed when the CCD is fabricated. When the CCD first powers up, a special mode of operation ensues in which the gate array (18) directly monitors bits received and shifts them into a local register from which bytes are loaded into the CPU (12) as instructions. A boot sequence is thereby accepted to load RAM (16) of CPU (12) which thereafter can control transfer of additional executable code or load a permanent boot sequence into bulk erase (nonvolatile) flash memory (14).
(FR)Dispositif comportant un mode de mise en marche après remise à zéro, de telle sorte que les instructions d'amorçage sont, par défaut, toujours acceptées directement d'une source extérieure. Le dispositif comporte une matrice de portes (18), reliée directement par un port série (20) à un dispositif d'entrée (22), pour recevoir un code de programme destiné à être transféré directement à titre d'instructions à une unité de traitement (UC) (12). L'UC fait partie intégrante d'un dispositif géré par ordinateur (CCD) comportant un microprocesseur, une mémoire à accès aléatoire (RAM) (16), et une mémoire flash (14), cette dernière étant non programmée lorsque le CCD est fabriqué. Lorsque le CCD commence à être mis sous tension, un mode spécial de fonctionnement apparaît, selon lequel la matrice de portes (18) contrôle directement les bits reçus et les déplace vers un registre local, à partir duquel les multiplets sont chargés dans l'UC (12) en tant qu'instructions. Une séquence d'amorçage peut ainsi charger la RAM (16) de l'UC (12), qui peut ensuite commander le transfert d'un code exécutable additionel de chargement d'une séquence permanente d'amorçage dans la mémoire flash (14) (non volatile) à effacement en bloc.
États désignés : CA, CN, JP, MX.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)