WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1997009629) APPAREIL DE TRANSFERT DE DISPOSITIFS SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1997/009629    N° de la demande internationale :    PCT/JP1996/002445
Date de publication : 13.03.1997 Date de dépôt international : 30.08.1996
CIB :
G01R 31/01 (2006.01), G01R 31/28 (2006.01)
Déposants : ADVANTEST CORPORATION [JP/JP]; 32-1, Asahicho 1-chome, Nerima-ku, Tokyo 179 (JP) (Tous Sauf US).
BANNAI, Kuniaki [JP/JP]; (JP) (US Seulement).
TANAKA, Koichi [JP/JP]; (JP) (US Seulement)
Inventeurs : BANNAI, Kuniaki; (JP).
TANAKA, Koichi; (JP)
Mandataire : KUSANO, Takashi; Sagami Building, 2-21, Shinjuku 4-chome, Shinjuku-ku, Tokyo 160 (JP)
Données relatives à la priorité :
7/226494 04.09.1995 JP
Titre (EN) SEMICONDUCTOR DEVICE TRANSFERRING APPARATUS
(FR) APPAREIL DE TRANSFERT DE DISPOSITIFS SEMI-CONDUCTEURS
Abrégé : front page image
(EN)A handler for facilitating the inputting of the testing conditions of each lot of ICs to be tested. The apparatus includes a test parameter memory (8a) for storing, as testing conditions of each lot, parameters of at least basic operation conditions, parameters of tested IC classifying conditions, parameters of socket selecting conditions for a testing section and parameters of temperature conditions for a constant-temperature tank, a parameter set memory (8b) for storing parameter sets, i.e., combinations of parameters, stored in the test parameter memory, a schedule memory (8c) is which the name of each lot and the corresponding parameter sets and status are written in order of test, a lot data memory (8d) for storing the data on the results of the test on each lot, a re-inspection data memory (8e) in which re-testing data including the parameter sets for the device to be re-tested are written, and a control unit (6) for controlling the operation of each part, routinely used parameter sets are stored in the parameter set memory in advance.
(FR)Module de traitement facilitant l'introduction des conditions de test de chaque lot de circuits imprimés à tester. L'appareil comprend une mémoire (8a) des paramètres de test qui mémorise, en tant que conditions de test de chaque lot, les paramètres, au minimum, des conditions élémentaires d'exploitation, les paramètres des conditions de classement des circuits imprimés testés, les paramètres des conditions de sélection des positions d'enfichage pour une partie de test et les paramètres des conditions de température pour un vase à température constante, une mémoire (8b) d'ensembles de paramètres qui mémorise des ensembles de paramètre, c'est-à-dire des combinaisons de paramètre mémorisées dans la mémoire des paramètres d'essai, une mémoire d'ordonnancement (8c) dans laquelle sont inscrits le nom de chaque lot avec les ensembles de paramètre correspondants et leur état dans l'ordre des tests, une mémoire (8d) de données concernant les lots, qui stockent les données concernant les résultats des essais de chaque lot, une mémoire (8e) de données de réinspection dans laquelle sont mémorisées les données de réinspection, dont les ensembles de paramètres du dispositif devant être soumis à un nouveau test, et une unité de commande (6) commandant le fonctionnement de chaque partie, les ensembles de paramètres utilisés fréquemment étant mémorisés d'avance dans une mémoire d'ensembles de paramètres.
États désignés : CN, DE, JP, KR, US.
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)