WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1997008702) INTERFACE MEMOIRE AMELIORE POUR MEMOIRE RAM DYNAMIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1997/008702    N° de la demande internationale :    PCT/US1996/014001
Date de publication : 06.03.1997 Date de dépôt international : 28.08.1996
Demande présentée en vertu du Chapitre 2 :    26.03.1997    
CIB :
G11C 7/22 (2006.01), G11C 11/4076 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way, P.O. Box 6, Boise, ID 83706-0006 (US)
Inventeurs : CLOUD, Eugene, H.; (US).
WILLIAMS, Brett, L.; (US).
MANNING, Troy, A.; (US)
Mandataire : VIKSNINS, Ann, S.; Schwegman, Lundberg, Woessner & Kluth, P.O. Box 2938, Minneapolis, MN 55402 (US)
Données relatives à la priorité :
08/512,326 30.08.1995 US
Titre (EN) IMPROVED MEMORY INTERFACE FOR DRAM
(FR) INTERFACE MEMOIRE AMELIORE POUR MEMOIRE RAM DYNAMIQUE
Abrégé : front page image
(EN)A memory circuit is described which includes memory cells for storing data. The memory circuit can be read from or written to by an external system such as a microprocessor or core logic chip set. The microprocessor provides memory cell address data to the memory circuit and can request that data be output on communication lines for reading therefrom. The memory circuit reduces the time needed to read data stored in the memory by providing a valid output data signal. The valid output data signal indicates that data coupled to the communication lines has stabilized and is therefore valid. Different valid output data signals and trigger circuits for producing the signals are described.
(FR)Circuit de mémoire comprenant des cellules de mémoire servant au stockage de données. Le circuit de mémoire peut être lu ou modifié par un système extérieur tel que microprocesseur ou ensemble logique d'unité centrale. Le microprocesseur fournit des données d'adresse de cellule de mémoire au circuit de mémoire et peut demander que les données soient sorties sur des lignes de communication pour les lire. Le circuit de mémoire réduit le temps nécessaire à la lecture des données stockées dans la mémoire en fournissant un signal de validation de données de sortie. Le signal de validation de données de sortie indique que les données associées aux lignes de communication se sont stabilisées et sont donc valides. Différents signaux de validation de données de sortie et circuits de déclenchement produisant ces signaux sont décrits.
États désignés : AL, AM, AT, AU, AZ, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, UZ, VN.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (KE, LS, MW, SD, SZ, UG)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)