WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1997008701) CIRCUIT MEMOIRE INTEGRE A INVALIDATION DU MODE PRINCIPAL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1997/008701    N° de la demande internationale :    PCT/US1996/013711
Date de publication : 06.03.1997 Date de dépôt international : 23.08.1996
Demande présentée en vertu du Chapitre 2 :    06.03.1997    
CIB :
G11C 7/10 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way, P.O. Box 6, Boise, ID 83706-0006 (US)
Inventeurs : MERRITT, Todd; (US).
MANNING, Troy; (US)
Mandataire : VIKSNINS, Ann, S.; Schwegman, Lundberg, Woessner & Kluth, P.O. Box 2938, Minneapolis, MN 55402 (US)
Données relatives à la priorité :
08/518,157 23.08.1995 US
Titre (EN) INTEGRATED CIRCUIT MEMORY WITH BACK END MODE DISABLE
(FR) CIRCUIT MEMOIRE INTEGRE A INVALIDATION DU MODE PRINCIPAL
Abrégé : front page image
(EN)A memory circuit is described which can operate in one of a number of operating modes. The operating mode of the memory circuit can be changed in a non-volatile manner after the memory circuit is packaged to reduce production scrap or meet market demands. Disable circuitry is described which includes an anti-fuse that can be externally selectively blown to disable an operating mode. Control circuitry included in the memory circuit enables a new operating mode after the first operating mode is disabled. A method of selectively disabling an operating mode is described. A hierarchical scheme is also desdribed for enabling a new operating mode from a group of operating modes, for example page-mode, extended data output (EDO), or burst EDO.
(FR)L'invention porte sur un circuit mémoire pouvant fonctionner dans différents modes d'exploitation, celui-ci pouvant être changé de manière non volatile après que le circuit mémoire ait été monté de manière à réduire les rebuts de fabrication et s'adapter à la demande du marché. Le circuit comprend: un circuit d'invalidation comportant un anti-fusible pouvant être actionné sélectivement de l'extérieur pour invalider un mode d'exploitation, un circuit de commande validant le nouveau mode d'exploitation après l'invalidation du précédent. L'invention porte également sur un procédé d'invalidation sélective d'un mode d'exploitation, et sur un schéma hiérarchique de validation de l'un des différents modes d'exploitation, par exemple: mode page, mode EDO (sortie de données étendue) ou mode EDO éclaté.
États désignés : AL, AM, AT, AU, AZ, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, UZ, VN.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (KE, LS, MW, SD, SZ, UG)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)