WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1997008618) APPAREIL DE TRAITEMENT DE DONNEES ET PROCEDE DE CORRECTION D'UN MICROCODE INCORRECT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1997/008618    N° de la demande internationale :    PCT/EP1995/003394
Date de publication : 06.03.1997 Date de dépôt international : 29.08.1995
CIB :
G06F 9/445 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; Old Orchard Road, Armonk, NY 10504 (US) (Tous Sauf US).
GETZLAFF, Klaus, Joerg [DE/DE]; (DE) (US Seulement).
PFLÜGER, Thomas [DE/DE]; (DE) (US Seulement).
KÖSTER, Ralph [DE/DE]; (DE) (US Seulement).
MERTIN, Christian [DE/DE]; (DE) (US Seulement).
TAST, Hans-Werner [DE/DE]; (DE) (US Seulement)
Inventeurs : GETZLAFF, Klaus, Joerg; (DE).
PFLÜGER, Thomas; (DE).
KÖSTER, Ralph; (DE).
MERTIN, Christian; (DE).
TAST, Hans-Werner; (DE)
Mandataire : RACH, Werner; IBM Deutschland Informationssysteme GmbH, Patentwesen und Urheberrecht, D-70548 Stuttgart (DE)
Données relatives à la priorité :
Titre (EN) DATA PROCESSING APPARATUS AND METHOD FOR CORRECTING FAULTY MICROCODE
(FR) APPAREIL DE TRAITEMENT DE DONNEES ET PROCEDE DE CORRECTION D'UN MICROCODE INCORRECT
Abrégé : front page image
(EN)The invention relates to a data processing apparatus which comprises a microprogrammable processor (1), a random access and a read only control store (4, 5) for storage of microinstructions. The control stores (4, 5) are adapted to output the microinstructions in parallel. The microinstructions comprise a flag microinstruction (REPmark1) which indicates that another microinstruction (add W2, W1) which is stored in the read only control store (5) is faulty. A multiplexer (8) selectively couples the random access or the read only control store to the processor (1). Means for observing the microinstruction (10) observe the microinstructions outputted from the random access controls store (4). The means for observing (10) issue a signal if a flag microinstruction is detected. In response thereto means for inhibiting the carrying out of the microinstruction (10) inhibit the carrying out of the faulty microinstruction by the processor (1).
(FR)L'invention concerne un appareil de traitement de données comprenant un processeur (1) microprogrammable, une mémoire vive et une mémoire morte de commande (4, 5) aux fins de stockage de micro-instructions. Ces mémoires (4, 5) de commande sont conçues pour sortir en parallèle les micro-instructions, lesquelles comprennent une micro-instruction de drapeau (REPmarque1) indiquant qu'une autre micro-instruction (ajouter W2, W1), qui est stockée dans la mémoire (5) morte de commande, est incorrecte. Cet appareil comprend également un multiplexeur (8) couplant de manière sélective la mémoire vive ou la mémoire morte de commande au processeur (1), des moyens (10) destinés à observer les micro-instructions produites à partir de la mémoire (4) vive de commande, ces moyens produisant un signal sur détection d'une micro-instruction de drapeau. En réponse à ce signal, des moyens destinés à stopper l'exécution de la micro-instruction (10) stoppent l'exécution par le processeur (1) de la micro-instruction incorrecte.
États désignés : JP, US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)