WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1997002493) PROCEDE DE TEST D'UN CIRCUIT ELECTRONIQUE PAR COMBINAISON LOGIQUE DE SIGNAUX D'HORLOGE, ET CIRCUIT ELECTRONIQUE APPROPRIE POUR CE GENRE DE TEST
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1997/002493    N° de la demande internationale :    PCT/IB1996/000626
Date de publication : 23.01.1997 Date de dépôt international : 01.07.1996
CIB :
G01R 31/30 (2006.01)
Déposants : PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL).
PHILIPS NORDEN AB [SE/SE]; Kottbygatan 7, Kista, S-164 85 Stockholm (SE) (SE only)
Inventeurs : SACHDEV, Manoj; (NL).
ATZEMA, Botjo; (NL)
Mandataire : STRIJLAND, Wilfred; Internationaal Octrooibureau B.V., P.O. Box 220, NL-5600 AE Eindhoven (NL)
Données relatives à la priorité :
95201853.9 06.07.1995 EP
Titre (EN) A METHOD FOR TESTING AN ELECTRONIC CIRCUIT BY LOGICALLY COMBINING CLOCK SIGNALS, AND AN ELECTRONIC CIRCUIT PROVIDED WITH FACILITIES FOR SUCH TESTING
(FR) PROCEDE DE TEST D'UN CIRCUIT ELECTRONIQUE PAR COMBINAISON LOGIQUE DE SIGNAUX D'HORLOGE, ET CIRCUIT ELECTRONIQUE APPROPRIE POUR CE GENRE DE TEST
Abrégé : front page image
(EN)An electronic circuit has a plurality of nodes at which a plurality of clock signals are present in operational use. The clock signals should have a pre-determined timing relationship amongst themselves. The circuit includes logic circuitry having inputs connected to the nodes and having an output to provide a pulse train. Any discrepancy between the actual and ideal pulse trains indicates a fault.
(FR)Cette invention concerne un circuit électronique possédant plusieurs noyaux au niveau desquels plusieurs signaux d'horloge sont présents lors du fonctionnement. Il est souhaitable qu'une relation de synchronisation prédéterminéee soit établie entre ces signaux d'horloge. Ce circuit comprend des circuits logiques dont les entrées sont connectées aux noyaux, et dont la sortie fournit un train d'impulsions. Toute différence entre les trains d'impulsions réel et idéal indique une défaillance.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)