WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1996012235) SYSTEME ET PROCEDE DE TRAITEMENT DE SIGNAUX DE DONNEES ET SYSTEME DE COMMUNICATIONS COMPRENANT UN SYSTEME DE TRAITEMENT DE SIGNAUX DE DONNEES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1996/012235    N° de la demande internationale :    PCT/SE1995/001216
Date de publication : 25.04.1996 Date de dépôt international : 17.10.1995
Demande présentée en vertu du Chapitre 2 :    15.05.1996    
CIB :
G06F 15/16 (2006.01), G06F 15/17 (2006.01), H04Q 3/545 (2006.01)
Déposants : TELEFONAKTIEBOLAGET LM ERICSSON [SE/SE]; S-126 25 Stockholm (SE) (Tous Sauf US).
AVSAN, Oleg [SE/SE]; (SE) (US Seulement).
WILDING, Klaus [SE/SE]; (SE) (US Seulement).
ISAKSSON, Nils [SE/SE]; (SE) (US Seulement)
Inventeurs : AVSAN, Oleg; (SE).
WILDING, Klaus; (SE).
ISAKSSON, Nils; (SE)
Mandataire : BERGENTALL, Annika; Göteborgs Patentbyrå AB, P.O. Box 5005, S-402 21 Göteborg (SE)
Données relatives à la priorité :
9403533-4 17.10.1994 SE
Titre (EN) SYSTEM AND METHOD FOR PROCESSING OF SIGNAL DATA AND A COMMUNICATION SYSTEM COMPRISING A SIGNAL DATA PROCESSING SYSTEM
(FR) SYSTEME ET PROCEDE DE TRAITEMENT DE SIGNAUX DE DONNEES ET SYSTEME DE COMMUNICATIONS COMPRENANT UN SYSTEME DE TRAITEMENT DE SIGNAUX DE DONNEES
Abrégé : front page image
(EN)The present invention relates to a system and a method respectively for signal and data processing wherein in the format of the signals to be processed at least is divided into one control information part (HEAD) and a data part (BODY). The system comprises a central processor system and a regional processor system with a number of regional processors. The central processor system comprises at least one execution processor (IPU) and at least one signal processor (SPU). The signal processor (SPU) handles the signal processing between the processor systems comprising functions blocks in a centralized manner through so-called cooperation signals wherein each input signal is stored in the form of queue buffers. Control information and data are stored in a logically connected data queue area and the control information part and a pointer are stored in a signal buffer (JBU) of a signal processor (SPU) and the data part (BODY) is stored in a system memory (SM) or in a register memory (RM) of an execution processor. Upon execution are the control information part (HEAD) and the pointer transferred to the register memory (RM) of the execution processor (IPU).
(FR)La présente invention se rapporte à un système et à un procédé permettant de traiter respectivement des signaux et des données, les signaux à traiter se présentant sous un format dans lequel ils sont divisés en au moins une partie informations de commande (TETE) et une partie données (CORPS). Ce système comprend un système de processeurs centraux et un système de processeurs régionaux doté d'un certain nombre de processeurs régionaux. Le système de processeurs centraux comprend au moins un processeur d'exécution (IPU) et au moins un processeur de signaux (SPU). Ce dernier gère d'une manière centralisée le traitement des signaux entre les systèmes de processeurs comprenant des blocs de fonction par l'intermédiaire de signaux dits signaux de coopération, chaque signal d'entrée étant mémorisé sous forme de tampons de file d'attente. Des données et des informations de commande sont mémorisées dans une zone de file d'attente de données à connexion logique, la partie informations de commande, ainsi qu'un pointeur, sont mémorisés dans un tampon de signaux (JBU) d'un processeur de signaux (SPU), et la partie données (CORPS) est mémorisée dans une mémoire système (SM) ou dans une mémoire de registre (RM) d'un processeur d'exécution. La partie informations de commande (TETE) et le pointeur sont transférés, au moment de l'exécution, à la mémoire de registre (RM) du processeur d'exécution (IPU).
États désignés : CA, CN, JP, KR, US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)