WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1996011530) CIRCUITS NUMERIQUES CONSOMMANT MOINS DE COURANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1996/011530    N° de la demande internationale :    PCT/US1994/011520
Date de publication : 18.04.1996 Date de dépôt international : 11.10.1994
Demande présentée en vertu du Chapitre 2 :    23.04.1996    
CIB :
H03K 3/021 (2006.01), H03K 3/356 (2006.01), H03K 19/00 (2006.01), H03K 19/096 (2006.01)
Déposants : WONG, Derek, C. [US/US]; (US)
Inventeurs : WONG, Derek, C.; (US)
Mandataire : FRAZZINI, John, A.; 933 Almarida Drive, Campbell, CA 95008 (US)
Données relatives à la priorité :
Titre (EN) DIGITAL CIRCUITS EXHIBITING REDUCED POWER CONSUMPTION
(FR) CIRCUITS NUMERIQUES CONSOMMANT MOINS DE COURANT
Abrégé : front page image
(EN)A method of using low voltage-swing clocks (512) with CMOS latches (502-522, 504-524) and with bi-CMOS latches (904-914, 906-916) and associated circuit structures to reduce power requirements of these circuits compared to conventional CMOS and bi-CMOS circuits. Also, a method of using low voltage-swing clocks (1136) to control CMOS (Figure 11) and bi-CMOS dynamic logic. The power consumption of CMOS and bi-CMOS microprocessors and other chips can be substantially reduced by using low voltage-swing clocks, with savings of up to 60 % to 80 % of the normal clock power at speeds comparable to using normal latches and dynamic logic gates, with noise margins sufficient for safe operation.
(FR)L'invention concerne un procédé d'utilisation d'horloges (512) à faible excursion de tension, avec des dispositifs de verrouillage CMOS (502, 522, 504-524), des dispositifs de verrouillage bi-CMOS (904-914, 906-916) et des structures de circuit associées, permettant de diminuer la consommation de courant de ces circuits par comparaison avec les circuits CMOS et bi-CMOS usuels. Egalement, on décrit un procédé d'utilisation d'horloges (1136) à faible excursion de tension pour la commande de logiques dynamiques CMOS (Fig. 11) et bi-CMOS. La consommation en courant des microprocesseurs CMOS ou bi-CMOS et d'autres microplaquettes peut être sensiblement diminuée au moyen d'horloges à faible excursion de tension, une diminution de 60 à 80 % de la consommation du courant par rapport à la consommation des horloges normales étant ainsi obtenue à des vitesses de fonctionnement comparables à celle de dispositifs de verrouillage et des portes logiques dynamiques usuels, avec une marge de bruit suffisante pour un fonctionnement fiable.
États désignés : AT, AU, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, ES, FI, GB, HU, JP, KP, KR, KZ, LK, LU, LV, MG, MN, MW, NL, NO, NZ, PL, PT, RO, RU, SD, SE, SK, UA, US, UZ, VN.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)