WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1996010904) PROCESSEUR DE SIGNAUX NUMERIQUES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1996/010904    N° de la demande internationale :    PCT/US1995/013386
Date de publication : 18.04.1996 Date de dépôt international : 04.10.1995
Demande présentée en vertu du Chapitre 2 :    02.05.1996    
CIB :
G06F 12/02 (2006.01), G06F 13/28 (2006.01), G06F 15/78 (2006.01)
Déposants : ANALOG DEVICES, INC. [US/US]; One Technology Way, Norwood, MA 02062-9106 (US)
Inventeurs : GARDE, Douglas; (US).
YEE, Ronnin, J.; (US).
VALLEY, Mark, A.; (US).
COX, Steven, L.; (US).
GORIUS, Aaron, H.; (US)
Mandataire : MCCLELLAN, William, R.; Wolf, Greenfield & Sacks, P.C., 600 Atlantic Avenue, Boston, MA 02210 (US)
Données relatives à la priorité :
08/317,744 04.10.1994 US
08/317,891 04.10.1994 US
08/317,313 04.10.1994 US
08/317,886 04.10.1994 US
Titre (EN) DIGITAL SIGNAL PROCESSOR
(FR) PROCESSEUR DE SIGNAUX NUMERIQUES
Abrégé : front page image
(EN)A monolithic digital signal processor includes a core processor for performing digital signal computations, an I/O processor for controlling external access to and from the digital signal processor through an external port, first and second memory banks for storing instructions and data for the digital signal computations, and first and second buses interconnecting the core processor, the I/O processor and the memory banks. The core processor and the I/O processor access the memory banks on the first bus without interference on different clock phases of a clock cycle. The internal memory and the I/O processor of the digital signal processor are assigned to a region of a global memory space, which facilitates multiprocessing configurations. In a multiprocessor system, each digital signal processor is assigned a processor ID. The digital signal processor includes a bus arbitration circuit for controlling access to an external bus through the external port. The digital signal processor may include one or more serial ports and one or more link ports for point-to-point communication with external devices. A DMA controller controls DMA transfers through the external port, the serial ports and the link ports.
(FR)Un processeur monolithique de signaux numériques comprend un processeur central destiné à effectuer des calculs de signaux numériques, un processeur E/S qui commande l'accès externe à un processeur de signaux numériques et à partir de celui-ci en passant par un port externe, des premier et second blocs de mémoire qui mémorisent des instructions et des données en vue d'effectuer les calculs de signaux numériques, et des premier et second bus interconnectant la processeur central, le processeur E/S et les blocs de mémoire. Le processeur central et le processeur E/S accèdent aux blocs de mémoire sur le premier bus sans interférence sur les différentes phases d'horloge d'un cycle d'horloge. La mémoire interne et le processeur E/S du processeur de signaux numériques sont affectés à une région d'un espace mémoire global, ce qui facilite les configurations multiprocesseurs. Dans un système multiprocesseur, chaque processeur de signaux numériques est affecté d'un identificateur. Le processeur de signaux numériques comprend un circuit d'arbitrage de bus qui commande l'accès à un bus externe via le port externe. Le processeur de signaux numériques peut comporter au moins un port série et un port de communication pour réaliser une communication point à point avec les périphériques externes. Un contrôleur d'accès mémoire direct gère les transferts d'accès mémoire direct via le port externe, les ports série et les ports de communication.
États désignés : AL, AM, AT, AU, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IS, JP, KE, KG, KP, KR, KZ, LK, LR, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TT, UA, UG, UZ, VN.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (KE, MW, SD, SZ, UG)
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)