WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1996010865) PROCEDE ET DISPOSITIF DE DECALAGE DE NIVEAU DE BASSE TENSION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1996/010865    N° de la demande internationale :    PCT/US1995/012709
Date de publication : 11.04.1996 Date de dépôt international : 02.10.1995
Demande présentée en vertu du Chapitre 2 :    03.04.1996    
CIB :
H03K 19/003 (2006.01), H03K 19/0175 (2006.01)
Déposants : MOTOROLA INC. [US/US]; 1303 East Algonquin Road, Schaumburg, IL 60196 (US)
Inventeurs : ALFORD, Ronald, C.; (US).
MARTIN, Frederick, L.; (US)
Mandataire : SCUTCH, Frank, M., III; Motorola Inc., Intellectual Property Dept., 8000 West Sunrise Boulevard, Fort Lauderdale, FL 33322 (US)
Données relatives à la priorité :
08/317,059 03.10.1994 US
Titre (EN) METHOD AND APPARATUS FOR PROVIDING A LOW VOLTAGE LEVEL SHIFT
(FR) PROCEDE ET DISPOSITIF DE DECALAGE DE NIVEAU DE BASSE TENSION
Abrégé : front page image
(EN)A wideband level shift circuit (200) used with low voltage ECL or CML topologies is disclosed which includes a sub-Vbe voltage reference (201) whose output voltage is offset some fraction of a diode drop below a supply voltage. A comparator circuit (203) is attached to the reference voltage circuit (201) as well as to a current sourcing transistor and differential buffer circuit (205). The comparator circuit (203) maintains the DC potential at the output of a current sourcing transistor so that the common-mode DC level of the output signal from a differential buffer is shifted down by a fraction of a diode drop from the common-mode DC level of a wideband AC input signal. The shift circuit (200) offers the advantages of a fraction of a diode DC voltage drop with little loss of AC signal bandwidth for circuits operating from low supply voltages.
(FR)L'invention concerne un circuit de décalage de niveau de large bande (200) utilisé avec des topologies de logiques ECL ou CML et qui comprend un circuit de tension de référence (201) inférieure à celle d'une diode (sous-Vbe), dont la tension de sortie est décalée approximativement d'une fraction de la chute de la diode au-dessous d'une tension d'alimentation. Un circuit comparateur (203) est relié au circuit de tension de référence (201), ainsi qu'à un transistor d'injection de courant et à un circuit tampon différentiel (205). Le circuit comparateur (203) maintient le potentiel de courant continu au niveau de la sortie du transistor d'injection de courant, de telle manière que le niveau de courant continu en mode commun du signal de sortie depuis un tampon différentiel est décalé vers le bas d'une fraction de chute de diode depuis le niveau de courant continu en mode commun d'un signal d'entrée de courant alternatif à large bande. Le circuit de décalage (200) présente l'avantage d'une fraction de chute de tension de courant continu d'une diode, tout en limitant la perte de largeur de bande de signal de courant alternatif pour des circuits fonctionnant à partir de tensions d'alimentation basses.
États désignés : CN, JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)