WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1996002088) ETAGE DE REPLI ET CONVERTISSEUR ANALOGIQUE-NUMERIQUE A REPLI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1996/002088    N° de la demande internationale :    PCT/IB1995/000520
Date de publication : 25.01.1996 Date de dépôt international : 27.06.1995
CIB :
H03M 1/36 (2006.01)
Déposants : PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL).
PHILIPS NORDEN AB [SE/SE]; Kottbygatan 5, Kista, S-164 85 Stockholm (SE) (SE only)
Inventeurs : NAUTA, Bram; (NL).
VENES, Arnoldus, Gerardus, Wilhelmus; (NL)
Mandataire : HESSELMANN, Gerardus, Johannes, Maria; Internationaal Octrooibureau B.V., P.O. Box 220, NL-5600 AE Eindhoven (NL)
Données relatives à la priorité :
94201957.1 07.07.1994 EP
Titre (EN) FOLDING STAGE AND FOLDING ANALOG-TO-DIGITAL CONVERTER
(FR) ETAGE DE REPLI ET CONVERTISSEUR ANALOGIQUE-NUMERIQUE A REPLI
Abrégé : front page image
(EN)A folding stage (FB) for a folding analog-to-digital converter, the folding stage (FB) comprising: reference means having a plurality of consecutive reference terminals (RT¿1?..RT¿11?) for providing ascending different reference voltages; a first summing node (SN¿a?), a second summing node (SN¿b?) and a first output node (ON¿a?); a plurality of differentially coupled transistor pairs (T¿Ai?/T¿Bi?), each one of the pairs comprising a first transistor (T¿Ai?) having a main current path and a control electrode which is coupled to an input terminal (IT) for receiving an input voltage to be folded and a second transistor (T¿Bi?) having a main current path and a control electrode which is coupled to a respective one (RT¿i?) of the consecutive reference terminals, the main current path of the first transistor (T¿Ai?) of consecutive transistor pairs being coupled alternately to the first summing node (SN¿a?) and the second summing node (SN¿b?), and the main current path of the associated second transistor (T¿Bi?) being coupled alternately to the second summing node (SN¿b?) and the first summing node (SN¿a?); and current-to-voltage converter means (IVCONV) comprising a first resistor (12) connected between the first output node (ON¿a?) and the first summing node (SN¿a?) to provide a first output voltage (V¿a?) and a transconductance stage (2) having an inverting input (4) coupled to the first summing node (SN¿a?) and an output (8) coupled to the first output node (ON¿a?). The low input impedance of the current-to-voltage converter means (IVCONV) prevents high voltage swing at the summing nodes and reduces capacitive signal current flow. The current-to-voltage converter means (IVCONV) further provides a high output voltage swing despite of loading with a low-ohmic interpolation network.
(FR)Etage de repli (FB) pour un convertisseur analogique-numérique à repli, comprenant: des moyens de référence comportant un ensemble de bornes de référence consécutives (RT¿1?...RT¿11?) fournissant différentes tensions de référence montantes; un premier noeud de sommation (SN¿a?), un deuxième noeud de sommation (SN¿b?) et un premier noeud de sortie (ON¿a?); un ensemble de paires de transistors à couplage différentiel (T¿Ai?/T¿Bi?), chacune des paires comprenant un premier transistor (T¿Ai?) présentant un chemin de courant principal et une électrode de commande qui est couplée à une borne d'entrée (IT) afin de recevoir une tension d'entrée destinée à être repliée et un deuxième transistor (T¿Bi?) présentant un chemin de courant principal et une électrode de commande qui est couplée à une borne de référence consécutive respective (RT¿i?), le chemin de courant principal du premier transistor (T¿Ai?) de paires de transistors consécutives étant couplé en alternance au premier noeud de sommation (SN¿a?) et au deuxième noeud de sommation (SN¿b?), et le chemin de courant principal du deuxième transistor associé (T¿Bi?) étant couplé en alternance au deuxième noeud de sommation (SN¿b?) et au premier noeud de sommation (SN¿a?); et un convertisseur courant-tension (IVCONV) comprenant une première résistance (12) connectée entre le premier noeud de sortie (ON¿a?) et le premier noeud de sommation (SN¿a?) pour produire une première tension de sortie (V¿a?) et un étage de transconductance (2) comportant une entrée inverseuse (4) couplée au premier noeud de sommation (SN¿a?) et une sortie (8) couplée au premier noeud de sortie (ON¿a?). La faible impédance de sortie du convertisseur courant-tension (IVCONV) empêche les oscillations de tension élevée au niveau des noeuds de sommation et réduit le débit de courant de signal capacitif. Le convertisseur courant-tension (IVCONV) permet en outre une importante oscillation de la tension de sortie malgré une charge avec un réseau d'interpolation à faible valeur ohmique.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)