Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1995034132) ETAGE D'INTERFACE A EXCURSION HAUTE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1995/034132 N° de la demande internationale : PCT/US1995/005756
Date de publication : 14.12.1995 Date de dépôt international : 09.05.1995
CIB :
H03K 19/0185 (2006.01) ,H03K 19/094 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
19
Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
0175
Dispositions pour le couplage; Dispositions pour l'interface
0185
utilisant uniquement des transistors à effet de champ
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
19
Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
02
utilisant des éléments spécifiés
08
utilisant des dispositifs à semi-conducteurs
094
utilisant des transistors à effet de champ
Déposants :
MAXIM INTEGRATED PRODUCTS [US/US]; A Delaware Corporation 120 San Gabriel Drive Sunnyvale, CA 94086, US
Inventeurs :
THURBER, Charles, R., Jr.; US
Mandataire :
BLAKELY, Roger, W., Jr. ; Blakely, Sokoloff, Taylor & Zafman 7th floor 12400 Wilshire Boulevard Los Angeles, CA 90025-1026, US
Données relatives à la priorité :
08/257,19409.06.1994US
Titre (EN) HIGH SWING INTERFACE STAGE
(FR) ETAGE D'INTERFACE A EXCURSION HAUTE
Abrégé :
(EN) An integrated CMOS high swing interface output stage which can transmit and receive data from other devices which may include devices operating from a different, particularly a higher, voltage power supply. The interface utilizes three P-channel devices (P10, P11, P15) and three N-channel devices (N12, N13, N14) with each set of devices in a separate common well on the substrate. Two P-channel devices (P10, P11) are connected in series between the positive power supply terminal (VCC) and the output and two N-channel devices (N12, N13) are connected in series between the output and a negative power supply terminal (GND). The third P-channel device (P15) is connected between the common connection of all three P-channel devices and the local substrate and the gate of the P-channel device (P10) which is connected to VCC. The third N-channel device (N14) is similarly connected between the common connection of all three N-channel devices and the respective local substrate and the gate of the N-channel device (N13) connected to GND. Appropriate control of all six devices provides free swinging of the output beyond the range of the power supply when not powered and when powered but inactive, while providing drive of the output when the interface is active.
(FR) La présente invention concerne un étage de sortie d'interface à excursion haute comportant un circuit intégré en technologie CMOS. Celui-ci est capable d'échanger (émission et réception) des données avec d'autres dispositifs utilisant une tension d'alimentation électrique différente et notamment supérieure. L'interface utilise 3 circuits à canal P (P10, P11, P15) et 3 circuits à canal N (N12, N13, N14), chaque groupe de dispositifs étant implanté dans un puits commun séparé sur le substrat. 2 circuits à canal P (P10, P11) sont connectés en série entre la borne d'alimentation positive (VCC) et la sortie, et 2 circuits à canal N (N12, N13) sont connectés en série entre la sortie et une borne d'alimentation négative (GDN). Le troisième circuit à canal P (P15) est connecté entre d'une part la connexion commune de l'ensemble des trois circuits à canal P et le substrat local et la porte du circuit à canal P (P10) qui est connecté à VCC. De même, le troisième circuit à canal N (N14) est connecté entre d'une part la connexion commune de l'ensemble de chacun des 3 circuits à canal N et le substrat local respectif et la porte du circuit à canal N (N13) qui est connecté à GND. La commande appropriée de ces 6 circuits procure à la sortie une liberté d'excursion dépassant la plage de l'alimentation électrique lorsqu'elle est hors tension et lorsqu'elle est sous tension mais inactive, tout en assurant la commande de la sortie lorsque l'interface est active.
États désignés : JP, KR
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
EP0717890JPH09501559KR1019960704393