Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO1995007577 - DETECTEUR DE CORRELATION DE TYPE PROGRESSIF

Numéro de publication WO/1995/007577
Date de publication 16.03.1995
N° de la demande internationale PCT/JP1994/001461
Date du dépôt international 05.09.1994
CIB
H04B 1/707 2011.01
HÉLECTRICITÉ
04TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
BTRANSMISSION
1Détails des systèmes de transmission, non couverts par l'un des groupes H04B3/-H04B13/124; Détails des systèmes de transmission non caractérisés par le milieu utilisé pour la transmission
69Techniques d'étalement de spectre
707utilisant une modulation par séquence directe
CPC
H04B 1/7075
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
BTRANSMISSION
1Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
69Spread spectrum techniques
707using direct sequence modulation
7073Synchronisation aspects
7075with code phase acquisition
H04B 1/708
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
BTRANSMISSION
1Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
69Spread spectrum techniques
707using direct sequence modulation
7073Synchronisation aspects
7075with code phase acquisition
708Parallel implementation
H04B 1/7095
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
BTRANSMISSION
1Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
69Spread spectrum techniques
707using direct sequence modulation
709Correlator structure
7095Sliding correlator type
Déposants
  • NTT MOBILE COMMUNICATIONS NETWORK INC. [JP]/[JP] (AllExceptUS)
  • SAWAHASHI, Mamoru [JP]/[JP] (UsOnly)
  • ADACHI, Fumiyuki [JP]/[JP] (UsOnly)
Inventeurs
  • SAWAHASHI, Mamoru
  • ADACHI, Fumiyuki
Mandataires
  • TANI, Yoshikazu
Données relatives à la priorité
5/22110406.09.1993JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) SLIDING CORRELATION DETECTOR
(FR) DETECTEUR DE CORRELATION DE TYPE PROGRESSIF
Abrégé
(EN)
A sliding correlation detector which can be used for the receiver of a radio device used for mobile communication adopting a CDMA method using spectrum spread, establishes initial synchronization so as to return signals to narrow-band signals by performing reverse spectrum spread, and, especially, can establish high-speed synchronization. Received spread series signals are stored in a memory circuit (43). The stored received signals are read from the circuit (43) at a sufficiently high speed as compared with the storing speed. A multiplier (45) multiplies the replica of the spread series codes by the received signals read out from the circuit (43), and an integrator (46) integrates the output signal of the multiplier (45) for a prescribed period of time. A threshold judging circuit (47) judges whether or not the output signal of the integrator (46) exceeds a threshold. When it is judged that the output signal of the integrator (46) does not exceed the threshold, the phase of the replica of the spread series codes is changed and judgement is made again. Since the received signals are read out from the memory (43) at a high speed and correlated, initial synchronization can be established quickly.
(FR)
L'invention se rapporte à un déctecteur de corrélation de type progressif, qui peut être utilisé pour le récepteur d'un dispositif de radiocommunications mobile adoptant une technique d'accès multiple par différence de code utilisant l'étalement du spectre. Ce détecteur établit une synchronisation initiale afin de convertir les signaux en signaux à bande étroite en effectuant un étalement de spectre inversé, la synchronisation qui est ainsi établie étant en particulier une synchronisation rapide. A cet effet, des signaux de séries d'étalements reçus sont stockés dans un circuit à mémoire (43). Les signaux reçus ainsi stockés sont alors extraits du circuit (43) à une vitesse suffisamment grande par rapport à la vitesse de stockage. Un multiplicateur (45) multiplie la réplique des codes de séries d'étalements par les signaux reçus extraits du circuit (43), et un intégrateur (46) intègre le signal de sortie du multiplicateur (45) pour une période prescrite. Un circuit évaluateur de seuil (47) évalue si oui ou non le signal de sortie de l'intégrateur (46) dépasse un certain seuil. Lorsque ce circuit évalue que le signal de sortie de l'intégrateur (46) ne dépasse pas le seuil en question, la phase de la réplique des codes de séries d'étalements est modifiée et l'évaluation est répétée. Etant donné que les signaux reçus sont extraits de la mémoire (43) à une vitesse élevée et mis en corrélation, la synchronisation initiale peut être établie rapidement.
Dernières données bibliographiques dont dispose le Bureau international