WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1994016500) CHEMIN DE DONNEES PROGRAMMABLE STRUCTURE POUR PROCESSEUR NUMERIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/1994/016500 N° de la demande internationale : PCT/US1993/012573
Date de publication : 21.07.1994 Date de dépôt international : 23.12.1993
Demande présentée en vertu du Chapitre 2 : 11.07.1994
CIB :
H01L 27/118 (2006.01) ,H03K 19/173 (2006.01)
Déposants : SEIKO EPSON CORPORATION[JP/JP]; 4-1, Nishishinjuku 2-chome Shinjuku-ku Tokyo, JP
Inventeurs : NGUYEN, Le Trong; US
TRUONG, Ho, Dai; US
Mandataire : WERNER, Raymond, J.; S-MOS Systems, Inc. 2460 North First Street San Jose, CA 95131, US
Données relatives à la priorité :
07/997,94731.12.1992US
Titre (EN) A STRUCTURED PROGRAMMABLE DATAPATH FOR A DIGITAL PROCESSOR
(FR) CHEMIN DE DONNEES PROGRAMMABLE STRUCTURE POUR PROCESSEUR NUMERIQUE
Abrégé :
(EN) A digital processor datapath comprising a plurality of bit slices (202) arranged on a chip in mirrored pairs (204), each bit slice (202) comprising a plurality of basic cells (203), wherein adjacent bit slices (202) form channelless boundaries therebetween. Each basic cell (203) comprises a plurality of device layers. The plurality of device layers are identical for each basic cell (203). A plurality of mask programmable conducting layers are formed over said device layers. The mask programmable conducting layers and the device layers are selectively interconnected, so that each basic cell (203) forms one of the electronic functions comprising multiplexing, inverting, latching, NANDing, NORing, exclusive ORing and exclusive NORing.
(FR) L'invention porte sur un chemin de données de processeur numérique comprenant une pluralité de tranches de bits (202) disposées sur une puce en paires doublées (204), chaque tranche de bits (202) comprenant une pluralité de cellules de base (203) et les tranches de bits adjacentes (202) formant entre elles des frontières sans voie. Chaque cellule de base (203) est constituée d'une pluralité de couches de composants. Lesdits couches de composants sont identiques pour chaque cellule de base (203). Les couches de masquage conductrices et programmables ainsi que les couches de composants sont interconnectées sélectivement de sorte que chaque cellule de base (203) forme une des fonctions électroniques dont le multiplexage, l'inversion, le verrouillage, l'opération ET, l'opération NI, l'opération OU exclusif ou NI exclusif.
États désignés : JP
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)