WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1994016461) ISOLATION PAR LA TECHNIQUE CMOS LOCMOS DE TRANSISTORS BIPOLAIRES A JONCTIONS NPN A GRILLE AUTO-ALIGNEE DANS UN PROCEDE BiCMOS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1994/016461    N° de la demande internationale :    PCT/US1993/012632
Date de publication : 21.07.1994 Date de dépôt international : 27.12.1993
Demande présentée en vertu du Chapitre 2 :    10.05.1994    
CIB :
H01L 21/762 (2006.01), H01L 21/8249 (2006.01)
Déposants : VLSI TECHNOLOGY, INC. [US/US]; 1109 McKay Drive, San Jose, CA 95131 (US)
Inventeurs : CHANG, Kuang-Yeh; (US).
WEI, Yi-Hen; (US)
Mandataire : KREBS, Robert, E.; Burns, Doane, Swecker & Mathis, George Mason Building, Washington & Prince Streets, P.O. Box 1404, Alexandria, VA 22313-1404 (US)
Données relatives à la priorité :
08/000,433 04.01.1993 US
Titre (EN) CMOS LOCOS ISOLATION FOR SELF-ALIGNED NPN BJT IN A BICMOS PROCESS
(FR) ISOLATION PAR LA TECHNIQUE CMOS LOCMOS DE TRANSISTORS BIPOLAIRES A JONCTIONS NPN A GRILLE AUTO-ALIGNEE DANS UN PROCEDE BiCMOS
Abrégé : front page image
(EN)A method of fabricating BiCMOS devices, and the resultant BiCMOS devices are disclosed. According to the present invention, over-etching to the substrate (2) on the deposited polysilicon emitter (25) is prevented by providing additional oxide (22) beneath a polysilicon layer as an etch stop. Despite inclusion of an oxide to define an endpoint during patterning of an emitter, fabrication complexity is reduced by avoiding additional SAT (self-aligned transistor) masking and oxidation steps.
(FR)L'invention se rapporte à un procédé de fabrication de dispositifs BiCMOS et aux dispositifs BiCMOS obtenus. Selon la présente invention, la mise en place d'oxyde supplémentaire (22) sous une couche de polysilicium servant d'arrêt au réactif d'attaque empêche la surattaque du substrat (2) sur l'émetteur (25) de polysilicium. Malgré l'inclusion d'un oxyde pour former un point limite lors de la configuration d'un émetteur, on réduit la complexité de fabrication en évitant les étapes de masquage et d'oxydation du transistor supplémentaire à grille auto-alignée (SAT).
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)