WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1994014123) DISPOSITIF DE CALCUL A CIRCUIT INTEGRE COMPRENANT DES CIRCUITS PREDIFFUSES CONFIGURABLES DYNAMIQUEMENT A MICROPROCESSEUR ET UN SYSTEME D'EXECUTION D'INSTRUCTIONS RECONFIGURABLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1994/014123    N° de la demande internationale :    PCT/US1993/011964
Date de publication : 23.06.1994 Date de dépôt international : 09.12.1993
CIB :
G06F 9/318 (2006.01), G06F 15/78 (2006.01), G06F 15/80 (2006.01)
Déposants : NATIONAL TECHNOLOGY, INC. [US/US]; Suite 400, 2835 Hollywood Avenue, Shreveport, LA 71108 (US)
Inventeurs : GILSON, Kent, L.; (US)
Mandataire : WEISS, Harry, M.; Harry M. Weiss & Associates, 4204 North Brown Avenue, Scottsdale, AZ 85251 (US)
Données relatives à la priorité :
07/989,236 11.12.1992 US
Titre (EN) INTEGRATED CIRCUIT COMPUTING DEVICE COMPRISING DYNAMICALLY CONFIGURABLE GATE ARRAY HAVING A RECONFIGURABLE EXECUTION MEANS
(FR) DISPOSITIF DE CALCUL A CIRCUIT INTEGRE COMPRENANT DES CIRCUITS PREDIFFUSES CONFIGURABLES DYNAMIQUEMENT A MICROPROCESSEUR ET UN SYSTEME D'EXECUTION D'INSTRUCTIONS RECONFIGURABLE
Abrégé : front page image
(EN)An integrated circuit computing device (10) is comprised of a dynamically configurable Field Programmable Gate Array (FPGA) (12). This gate array (12) is configured to implement a RISC processor (14) and a Reconfigurable Instruction Execution Unit (16). Since the FPGA (12) can be dynamically reconfigured, the Reconfigurable Instruction Execution Unit (16) can be dynamically changed to implement complex operations in hardware rather than in time-consuming software routines. This feature allows the computing device (10) to operate at speeds that are orders of magnitude greater than traditional RISC or CISC counterparts. In addition, the programmability of the computing device (10) makes it very flexible and hence, ideally suited to handle a large number of very complex and different applications.
(FR)Un dispositif de calcul à circuit intégré (10) se compose d'un curcuit prédiffusés programmable par l'utilisateur et configurables dynamiquement (FPGA) (12). Ces circuits prédiffusés (12) sont configurés pour mettre en place un processeur RISC (à feu d'instructions réduit) (14) ainsi qu'un organe d'exécution d'instruction reconfigurable (16). Le FPGA (12) pouvant être reconfiguré dynamiquement, l'organe d'exécution d'instruction reconfigurable (16) peut être modifié dynamiquement pour mettre en place des opérations complexes en machine plutôt que dans des programmes logiciels prenant du temps. Cette caractéristique permet au dispositif de calcul (10) de fonctionner à des vitesses supérieures aux pendants classiques à jeu d'instructions réduit (RICS) ou à jeu d'instruction complexe (CISC). De plus, la programmabilité du dispositif de calcul (10) rend ce dernier très flexible et idéal pour traiter un grand nombre d'applications complexes.
États désignés : JP.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)