WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1994013019) STRUCTURE AMELIOREE POUR TRANSISTOR A COUCHES MINCES AU SELENIURE DE CADMIUM
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1994/013019    N° de la demande internationale :    PCT/CA1992/000520
Date de publication : 09.06.1994 Date de dépôt international : 01.12.1992
Demande présentée en vertu du Chapitre 2 :    23.06.1994    
CIB :
H01L 29/417 (2006.01), H01L 29/786 (2006.01)
Déposants : LITTON SYSTEMS CANADA LIMITED [CA/CA]; 25 City View Drive, Etobicoke, Ontario M9W 5A7 (CA) (Tous Sauf US).
FARRELL, James, F. [CA/CA]; (CA) (US Seulement)
Inventeurs : FARRELL, James, F.; (CA)
Mandataire : PERRY, Stephen, J.; Sim & McBurney, 330 University Avenue, Suite 701, Toronto, Ontario M5G 1R7 (CA)
Données relatives à la priorité :
Titre (EN) IMPROVED STRUCTURE FOR CdSe TFT
(FR) STRUCTURE AMELIOREE POUR TRANSISTOR A COUCHES MINCES AU SELENIURE DE CADMIUM
Abrégé : front page image
(EN)A thin film transistor, comprising: a glass substrate; a gate electrode deposited on the substrate; a gate insulator layer deposited on the substrate so as to overly the gate electrode; a thin film semiconductor channel layer deposited on the gate insulator layer and substantially aligned with the gate electrode; a passivation layer deposited on the gate insulator layer so as to overly the thin film semiconductor channel layer; a pair of via holes etched though the passivation layer to the semiconductor channel layer; and a pair of source and drain electrodes deposited on the passivation layer and extending through the via holes for contacting the semiconductor channel layer.
(FR)Transistor à couches minces comportant un substrat en verre; une électrode de grille déposée sur le substrat; une couche d'isolant de grille déposée sur le substrat et par-dessus l'électrode de grille; une couche canal semi-conductrice en couche mince déposée sur la couche d'isolant de grille et sensiblement alignée sur l'électrode de grille; une couche de passivation déposée sur la couche d'isolant de grille et par-dessus la couche canal semi-conductrice en couche mince; une paire de trous traversants formés par gravure dans la couche de passivation et s'étendant jusqu'à la couche canal semi-conductrice; et une paire d'électrodes source et drain déposées sur la couche de passivation et s'étendant dans les trous traversants de manière qu'elles soient au contact de la couche canal semi-conductrice.
États désignés : CA, JP, US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)