WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1994008442) FABRICATION DE BOSSES DE CONNEXION SOUDEES PARALLELES DENSES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1994/008442    N° de la demande internationale :    PCT/US1993/009190
Date de publication : 14.04.1994 Date de dépôt international : 27.09.1993
Demande présentée en vertu du Chapitre 2 :    20.04.1994    
CIB :
H01L 21/60 (2006.01), H01L 21/98 (2006.01)
Déposants : IRVINE SENSORS CORPORATION [US/US]; 3001 Redhill Avenue, Costa Mesa, CA 92626 (US)
Inventeurs : PEPE, Angel, A.; (US).
REINKER, David, M.; (US).
MINAHAN, Joseph, A.; (US)
Mandataire : PLANTE, Thomas, J.; 11 Solana, Irvine, CA 92715 (US).
LAIRD, Michael, H.; Plante, Strauss & Vanderburgh, Suite 202, 1212 N. Broadway, Santa Ana, CA 92701 (US)
Données relatives à la priorité :
07/955,461 02.10.1992 US
08/120,675 13.09.1993 US
Titre (EN) FABRICATION OF DENSE PARALLEL SOLDER BUMP CONNECTIONS
(FR) FABRICATION DE BOSSES DE CONNEXION SOUDEES PARALLELES DENSES
Abrégé : front page image
(EN)A method and product are disclosed in which multiple solder bumps (76) on a first planar surface (66) are guided into engagement with terminals (76) on a second planar surface (72) by means of holes (80) formed (by a photolithographic process) in a dielectric layer (78), which has been added to the second surface (72) to provide the holes (80) (or sockets) through which the solder bumps (76) (or plugs) extend. The perforated (hole-providing) layer may be formed of one of several materials. The preferred perforated layer material is a photo-definable polyamide, which is hardened by heating after the holes have been formed. Small solder bumps (84) may be formed inside the holes (80) on the second surface (72), in order to facilitate bonding between the solder bumps (76) on the first surface (66) and the terminals (70) on the second surface (72).
(FR)L'invention se rapporte à un procédé et un produit où plusieurs bosses soudées (76) sur une première surface plane (66) sont alignées pour venir en contact avec des bornes (76) sur une seconde surface plane (72) au moyen de trous (80) formés (par un procédé photolithographique) dans une couche diélectrique (78) qui a été ajoutée à la seconde surface (72) pour former des trous (80) (ou fiches femelles) à travers lesquels s'étendent les bosses soudées (76) (ou fiches mâles). La couche perforée (formant des trous) peut être formée d'un ou plusieurs matériaux. Le matériau préféré constituant la couche perforée est un polyamide photodéfinissable que l'on durcit en chauffant après avoir formé les trous. De petites bosses (84) soudées peuvent être formées à l'intérieur des trous (80) de la seconde surface (72) afin de faciliter la connexion entre les bosses soudées (76) de la première surface (66) et les bornes de la seconde surface (72).
États désignés : JP.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)