WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1994005039) TRANCHE DE SEMICONDUCTEUR POUR APPLICATIONS STRATIFIEES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1994/005039    N° de la demande internationale :    PCT/US1993/007893
Date de publication : 03.03.1994 Date de dépôt international : 20.08.1993
Demande présentée en vertu du Chapitre 2 :    21.03.1994    
CIB :
H01L 21/68 (2006.01), H01L 23/48 (2006.01), H01L 25/065 (2006.01)
Déposants : CAPPS, David, A. [US/US]; (US).
SZWARC, Tyra, M. [US/US]; (US)
Inventeurs : CAPPS, David, A.; (US).
SZWARC, Tyra, M.; (US)
Mandataire : HANLON, William, M., Jr.; Basile and Hanlon, 1650 West Big Beaver Road, Suite 210, Troy, MI 48084 (US)
Données relatives à la priorité :
07/933,359 20.08.1992 US
Titre (EN) SEMICONDUCTOR WAFER FOR LAMINATION APPLICATIONS
(FR) TRANCHE DE SEMICONDUCTEUR POUR APPLICATIONS STRATIFIEES
Abrégé : front page image
(EN)A multi-layer integrated circuit and method utilizes a substrate (10) covered by a dissolvable material layer (18), which is coated by a protective material layer (20). Electrically conductive posts (26, 28), an electrically insulating material layer (32), and a semiconductive material layer (36) are formed on the protective material layer. The electrically conductive posts extend through the electrically insulating material layer and the semiconductive material layer. An IC is formed in the top surface of the semiconductive material layer. Upper conductive pads (42) are formed on the exposed ends of the conductive posts. A low temperature melting point material (44) is disposed on the conductive pads. The substrate, dissolvable material layer and protective material layer are used to support each thin integrated circuit layer during fabrication and are subsequently removed to interconnect the stack.
(FR)Un circuit intégré multicouche et son procédé de production utilisent un substrat (10) recouvert d'une couche en matériau disolvable (11), laquelle est recouverte d'une couche en matériau protecteur (20). Des montants électroconducteurs (26, 28), une couche de matériau électroisolant (32), et une couche de matériau semiconducteur (36) sont formées sur la couche de matériau protecteur. Les montants électroconducteurs s'étendent à travers la couche de matériau électroisolant et la couche de matériau semiconducteur. Un CI est formé dans la surface supérieure de la couche de matériau semiconducteur. Des plots (42) conducteurs supérieurs sont formés sur les extrémités exposées des montants conducteurs. Un matériau (44) à point de fusion à basse température est disposé sur les plots conducteurs. Le substrat, la couche de matériau disolvable et la couche de matériau protecteur sont utilisés pour supporter chaque couche mince de circuit intégré pendant la fabrication, et sont ensuite retirés pour interconnecter la pile.
États désignés : AU, CA, JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)