WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1994001867) SYSTEME A MEMOIRE ADRESSABLE SELECTIVEMENT NON INTERRUPTIF
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1994/001867    N° de la demande internationale :    PCT/US1993/006285
Date de publication : 20.01.1994 Date de dépôt international : 01.07.1993
Demande présentée en vertu du Chapitre 2 :    31.01.1994    
CIB :
H03K 19/177 (2006.01)
Déposants : CAMAROTA, Rafael, C. [US/US]; (US)
Inventeurs : CAMAROTA, Rafael, C.; (US)
Mandataire : MORRIS, Francis, E.; Pennie & Edmonds, 1155 Avenue of the Americas, New York, NY 10036 (US)
Données relatives à la priorité :
907,709 02.07.1992 US
Titre (EN) NON-DISRUPTIVE, RANDOMLY ADDRESSABLE MEMORY SYSTEM
(FR) SYSTEME A MEMOIRE ADRESSABLE SELECTIVEMENT NON INTERRUPTIF
Abrégé : front page image
(EN)An apparatus and method for reprogramming a reconfigurable-logic array is provided whereby a portion of the array (15) can be reconfigured without disrupting the operation of the entire array. Avoiding total disruption of array operation typically requires that the configuration control signals, which determine the configuration of the array, remain substantially non-disrupted during a reprogramming operation. In one embodiment, the reprogramming operates by unique decoding in which an electrical path (12) is established only between the particular storage elements being reprogrammed, thereby avoiding disruption of the configuration control signals provided by other storage elements. In other embodiments, buffers and/or read-modify-write techniques are used to minimize disruption of configuration control signals of storage elements not being reprogrammed.
(FR)L'invention concerne un appareil et un procédé de reprogrammation d'un réseasu logique reconfigurable permettant de reconfigurer une partie du réseau (15) sans interrompre le fonctionnement du réseau entier. Pour empêcher l'interruption totale du fonctionnement du réseau, les signaux de commande de configuration qui déterminent la configuration du réseau, ne doivent pratiquement pas être interrompus pendant une opération de reprogrammation. Dans un mode de réalisation, la reprogrammation s'effectue par un décodage unique dans lequel un chemin électrique (12) est établi seulement entre les éléments de stockage particuliers en cours de reprogrammation, ce qui empêche l'interruption des signaux de commande de configuration produits par d'autres éléments de stockage. Dans d'autres modes de réalisation, les tampons et/ou les techniques de lecture-modification-écriture sont utilisés pour minimiser l'interruption des signaux de commande de configuration des éléments de stockage qui ne sont pas en cours de reprogrammation.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)