Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993019485) BOITIER DE PUCE DE CIRCUIT INTEGRE ET PROCEDE DE FABRICATION DUDIT BOITIER
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/019485 N° de la demande internationale : PCT/US1993/002202
Date de publication : 30.09.1993 Date de dépôt international : 10.03.1993
Demande présentée en vertu du Chapitre 2 : 12.10.1993
CIB :
H01L 23/13 (2006.01) ,H01L 23/498 (2006.01) ,H01L 25/10 (2006.01) ,H05K 13/00 (2006.01) ,H05K 13/04 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12
Supports, p.ex. substrats isolants non amovibles
13
caractérisés par leur forme
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48
Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
488
formées de structures soudées
498
Connexions électriques sur des substrats isolants
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
10
les dispositifs ayant des conteneurs séparés
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
K
CIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
13
Appareils ou procédés spécialement adaptés à la fabrication ou l'ajustage d'ensembles de composants électriques
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
K
CIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
13
Appareils ou procédés spécialement adaptés à la fabrication ou l'ajustage d'ensembles de composants électriques
04
Montage de composants
Déposants :
DENSE-PAC MICROSYSTEMS, INC. [US/US]; 7321 Lincoln Way Garden Grove, CA 92641, US
Inventeurs :
EIDE, Floyd, Kenneth; US
Mandataire :
SCHERLACHER, John, P. ; Spensley Horn Jubas & Lubitz 5th floor 1880 Century Park East Los Angeles, CA 90067, US
Données relatives à la priorité :
851,75516.03.1992US
Titre (EN) IC CHIP PACKAGE AND METHOD OF MAKING SAME
(FR) BOITIER DE PUCE DE CIRCUIT INTEGRE ET PROCEDE DE FABRICATION DUDIT BOITIER
Abrégé :
(EN) An IC chip package (12) and method of making the package (12) includes a chip having an upper active surface (34) bonded to the lower surface (42) of a substrate (24). Terminals (36) on the active surface (34) are wire bonded (32) through apertures (38) in a lower layer (24) of the substrate (22) to bonding pads (56) on the upper surface (46) of the substrate (24). Metallized strips (54) couple the bonding pads (56) to conductive pads (48) at the outer edges (50, 52) of the substrate (24). The substrate (22) includes an upper layer (26) having apertures (58) therein. After wire bonding (32), the apertures (58, 38) in the upper (26) and lower substrate layers are filled with epoxy (74), then the chip package (12) is electrically tested at various temperatures. The chip package (12) is programmed by wire bonding (32) a chip enable trace (37) to one of a plurality of optional bonding pads (57) of a bonding option array (55) on the lower substrate layer (24). The chip package (12) may then be assembled together with other chip packages (12) into a stack (10).
(FR) Boîtier de puce de circuit intégré (12), et procédé de fabrication dudit boîtier (12), qui comporte une puce ayant une surface supérieure active (34) fixée sur la surface inférieure (42) d'un substrat (24). Des bornes (36) situées sur la surface active (34) sont connectées par fils (32), par des ouvertures (38) pratiquées dans une couche inférieure (24) du substrat (22), à des plots de connexion (56) situés sur la surface supérieure (46) du substrat (24). Des bandes (54) métallisées connectent les plots de connexion (56) à des plots conducteurs (48) situés sur les bords externes (50, 52) du substrat (24). Le substrat (22) comporte une couche supérieure (26) qui est traversée par des ouvertures (58). Après la connexion par fils (32), les ouvertures (58, 38) dans les couches supérieures (26) et inférieure du substrat sont remplies de résine époxy (76). Ensuite, le boîtier de puce (12) est testé électriquement à différentes températures. Le boîtier de puce (12) est programmé par connexion par fils (32) d'un ruban (37) de sélection de boîtier à un plot de connexion choisi parmi une pluralité de plots de connexion (57) optionnels d'un ensemble (55) d'options de connexions, situés sur la couche (24) inférieure du substrat. Le boîtier de puce (12) peut ensuite être assemblé avec d'autres boîtiers (12) de puce de manière à obtenir une pile (10) de boîtiers.
États désignés : JP
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
EP0631691JPH07504786