PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993019431) ARCHITECTURE DE PROCESSEUR VECTORIEL EN PARALLELE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/019431 N° de la demande internationale : PCT/GB1993/000580
Date de publication : 30.09.1993 Date de dépôt international : 22.03.1993
CIB :
F02B 75/02 (2006.01) ,G06F 15/80 (2006.01) ,G06T 1/20 (2006.01)
F MÉCANIQUE; ÉCLAIRAGE; CHAUFFAGE; ARMEMENT; SAUTAGE
02
MOTEURS À COMBUSTION; ENSEMBLES FONCTIONNELS DE MOTEURS À GAZ CHAUDS OU À PRODUITS DE COMBUSTION
B
MOTEURS À COMBUSTION INTERNE À PISTONS; MOTEURS À COMBUSTION EN GÉNÉRAL
75
Autres moteurs, p.ex. moteurs monocylindriques
02
Moteurs caractérisés par leurs cycles, p.ex. à six temps
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
15
Calculateurs numériques en général; Équipement de traitement de données en général
76
Architectures de calculateurs universels à programmes enregistrés
80
comprenant un ensemble d'unités de traitement à commande commune, p.ex. plusieurs processeurs de données à instruction unique
G PHYSIQUE
06
CALCUL; COMPTAGE
T
TRAITEMENT OU GÉNÉRATION DE DONNÉES D'IMAGE, EN GÉNÉRAL
1
Traitement de données d'image, d'application générale
20
Architectures de processeurs; Configuration de processeurs p.ex. configuration en pipeline
Déposants :
MAXYS CIRCUIT TECHNOLOGY LTD. [GB/GB]; 41 Carlyle Avenue Hillington Industrial Estate Glasgow G51 4XX, GB (AllExceptUS)
MACKIE, Stuart [GB/GB]; GB (UsOnly)
MACKAY, Stuart [GB/GB]; GB (UsOnly)
Inventeurs :
MACKIE, Stuart; GB
MACKAY, Stuart; GB
Mandataire :
McCALLUM, William, Potter ; Cruikshank & Fairweather 19 Royal Exchange Square Glasgow G1 3AE, GB
Données relatives à la priorité :
9206126.620.03.1992GB
Titre (EN) PARALLEL VECTOR PROCESSOR ARCHITECTURE
(FR) ARCHITECTURE DE PROCESSEUR VECTORIEL EN PARALLELE
Abrégé :
(EN) A parallel vector processor (PVP) is described which can be implemented on a single silicon die or multiple dies using single-instruction multiple data (SIMD) or multiple-instruction multiple data (MIMD) architecture containing at leat one data processor with at least one data stream coupled thereto for inputting data and removing results. The PVP apparatus can be incorporated in any suitable communication network topology. In one arrangement this is achieved most readily by providing the parallel vector processor on a single a chip using single-instruction, multiple data (SIMD architecture) containing a plurality of data processors organised into a pipeline with an input/output stream for supplying the processors with data and to remove the results. Although a single input/output stream can be used it is desirable to use at least two streams to facilitate optimum performance. The PVP has applications in neural networks, pattern recognition and a variety of signal processing applications.
(FR) Un processeur vectoriel en parallèle (PVP) est décrit, lequel peut être appliqué sur une puce de silicium unique ou sur plusieurs puces à l'aide d'une architecture à données multiples et instruction unique (SIMD) ou à données multiples et instructions multiples (MIMD) contenant au moins un processeur de données auquel est couplé au moins un flux de données permettant d'introduire des données et d'extraire des résultats. L'appareil à PVP peut être intégré à n'importe quelle topologie de réseau de communication appropriée. Selon un agencement, le procédé peut être effectué de manière aisée lorsque le processeur vectoriel en parallèle est placé sur une puce unique à l'aide d'une architecture à données multiples et instruction unique (SIMD) contenant une multiplicité de processeurs de données organisés sous forme de pipeline avec un flux d'entrée/de sortie permettant d'introduire des données dans les processeurs et d'en extraire les résultats. Bien qu'un flux d'entrée/de sortie unique puisse être utilisé, il est souhaitable d'en utiliser deux afin d'obtenir des performances optimales. Le PVP peut être utilisé dans des réseaux neuronaux, des systèmes de reconnaissance des formes ainsi qu'une variété d'applications servant à traiter des signaux.
États désignés : AT, AU, BB, BG, BR, CA, CH, CZ, DE, DK, ES, FI, GB, HU, JP, KP, KR, LK, LU, MG, MN, MW, NL, NO, NZ, PL, PT, RO, RU, SD, SE, SK, UA, US, VN
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
AU1993037620