PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993019421) SYSTEME DE TRAITEMENT EN TEMPS REEL
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/019421 N° de la demande internationale : PCT/US1993/002838
Date de publication : 30.09.1993 Date de dépôt international : 25.03.1993
Demande présentée en vertu du Chapitre 2 : 20.10.1993
CIB :
G06F 15/17 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
15
Calculateurs numériques en général; Équipement de traitement de données en général
16
Associations de deux ou plusieurs calculateurs numériques comportant chacun au moins une unité arithmétique, une unité programme et un registre, p.ex. pour le traitement simultané de plusieurs programmes
163
Communication entre processeurs
17
utilisant une connexion de type entrée/sortie, p.ex. canal, point d'accès entrée/sortie
Déposants :
ENCORE COMPUTER U.S., INC. [US/US]; 6901 West Sunrise Boulevard Fort Lauderdale, FL 33313, US
Inventeurs :
GUPTA, Anil; US
NIXON, Walter; US
HUMPHREYS, Hugh; US
Mandataire :
FLEIT, Martin; Keck, Mahin & Cate P.O. Box 06110 Chicago, IL 60606-0110, US
Données relatives à la priorité :
07/857,58025.03.1992US
Titre (EN) REAL TIME PROCESSING SYSTEM
(FR) SYSTEME DE TRAITEMENT EN TEMPS REEL
Abrégé :
(EN) A real time data processing system consisting of a plurality of processing nodes (NODE1, NODE2, NODE3) and a write only reflective data link (46) for transferring information containing writes only between the plurality of processing nodes (NODE1, NODE2, NODE3). All the nodes (NODE1, NODE2, NODE3) include a bus (22), a processor (20) coupled to the bus (22), a memory (40) having at least two ports with one port (42) connected to the bus (22) and the other port (48) connected to the data link (46) and a sensor (60) for sensing a write to the memory (40). At least one node has a VME bus (22) as the bus (22) and serves as an I/O connected to one port (42) of the memory (40). Further a local bus (24) is included for inputting and outputting from the memory (40). The local bus (24) is connected to a third port (44) of the memory (40).
(FR) Système de traitement en temps réel constitué d'une série de n÷uds de traitement (n÷ud 1, n÷ud 2, n÷ud 3) et d'une liaison de données de réflexion accessibles en écriture seulement (46) pour transférer les informations contenant des indications d'écriture seulement entre les divers n÷uds de traitement (n÷ud 1, n÷ud 2, n÷ud 3). Tous les n÷uds (n÷ud 1, n÷ud 2, n÷ud 3) comportent un bus (22), un processeur (20) couplé au bus (22), une mémoire (40) comportant au moins deux voies d'accès, l'une (42) reliée au bus (22) et l'autre (48) reliée à la liaison de données (46), et un capteur (60) permettant de détecter une écriture en mémoire (40). Un n÷ud au moins comporte un bus VME (22) en tant que bus (22) et sert d'entrée/sortie reliée à une voie d'accès (42) de la mémoire (40). En outre, un bus local (24) est prévu pour introduire ou extraire des données de la mémoire (40). Le bus local (24) est connecté à une troisième voie d'accès (44) de la mémoire (40).
États désignés : AT, AU, BB, BG, BR, CA, CH, DE, DK, ES, FI, GB, HU, JP, KP, KR, LK, LU, MG, MN, MW, NL, NO, PL, RO, RU, SD, SE
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
EP0632912JPH07504774CA2129825AU1993039365