PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993019416) DECODAGE D'INSTRUCTIONS RAPIDE DANS UN PROCESSEUR PIPELINE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/019416 N° de la demande internationale : PCT/US1993/001250
Date de publication : 30.09.1993 Date de dépôt international : 11.02.1993
Demande présentée en vertu du Chapitre 2 : 18.10.1993
CIB :
G06F 9/30 (2006.01) ,G06F 9/38 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
30
Dispositions pour exécuter des instructions machine, p.ex. le décodage des instructions
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
30
Dispositions pour exécuter des instructions machine, p.ex. le décodage des instructions
38
Exécution simultanée d'instructions
Déposants :
ZILOG, INC. [US/US]; 210 Hacienda Avenue Campbell, CA 95008, US
Inventeurs :
CHAN, Stephen, H.; US
Mandataire :
PARSONS, Gerald, P. ; Majestic, Parsons, Siebert & Hsue Four Embarcadero Center Suite 1450 San Francisco, CA 94111-4121, US
Données relatives à la priorité :
07/858,17825.03.1992US
Titre (EN) FAST INSTRUCTION DECODING IN A PIPELINE PROCESSOR
(FR) DECODAGE D'INSTRUCTIONS RAPIDE DANS UN PROCESSEUR PIPELINE
Abrégé :
(EN) In a computer where instructions are fetched (17) in segments and where segments of an instruction are assembled (201) before execution is initiated, processing of instructions is accelerated by examining segments (203) of the instructions that are fetched. The information obtained from such examination is then used (206) to shorten the decoding step for the instruction.
(FR) L'invention se rapporte à un ordinateur dans lequel des instructions sont extraites (17) par segments et ces segments d'instruction sont assemblés (201) avant de lancer l'exécution. Le traitement des instructions est accéléré par l'examen des segments (203) des instructions qui sont extraites. Les informations obtenues à partir de cet examen sont ensuite utilisées (206) pour raccourcir l'étape de décodage de l'instruction.
États désignés : JP, KR
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
EP0650612JPH07507888KR1019957001099