PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993018580) BOUCLE A PHASE NUMERIQUE ASSERVIE POUR RESEAUX EN ANNEAU A JETON
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/018580 N° de la demande internationale : PCT/US1993/002122
Date de publication : 16.09.1993 Date de dépôt international : 08.03.1993
Demande présentée en vertu du Chapitre 2 : 07.10.1993
CIB :
H03D 3/24 (2006.01) ,H03L 7/00 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
D
DÉMODULATION OU TRANSFERT DE MODULATION D'UNE ONDE PORTEUSE À UNE AUTRE
3
Démodulation d'oscillations modulées en angle
02
en détectant la différence de phase entre deux signaux obtenus à partir du signal d'entrée
24
Modifications de démodulateurs pour rejeter ou supprimer des variations d'amplitude au moyen de circuits oscillateurs verrouillés
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
L
COMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7
Commande automatique de fréquence ou de phase; Synchronisation
Déposants :
CABLETRON SYSTEMS, INC. [US/US]; 35 Industrial Way Rochester, NH 03867, US
Inventeurs :
REEDE, Ivan, A.; CA
Mandataire :
MCCLELLAN, William, R.; Wolf, Greenfield & Sacks 600 Atlantic Avenue Boston, MA 02210, US
Données relatives à la priorité :
07/848,05009.03.1992US
Titre (EN) DIGITAL PHASE LOCKED LOOP FOR TOKEN RING NETWORKS
(FR) BOUCLE A PHASE NUMERIQUE ASSERVIE POUR RESEAUX EN ANNEAU A JETON
Abrégé :
(EN) A digital phase locked loop includes a digital phase error estimator (100) for providing a phase error signal representative of a phase error between an input signal and an output signal at discrete time intervals, a phase error integrator (102) for providing a phase correction command when the phase error signal represents the same polarity phase error for a selected number of successive discrete time intervals, a synthesizer (108) for generating a synthesized signal having a digitally controllable frequency or phase, and a controller (106) for digitally controlling the phase or frequency of the synthesized signal to provide the output signal such that the phase error is maintained within prescribed limits.
(FR) L'invention concerne une boucle à phase numérique asservie qui comprend un estimateur d'erreurs de phase numérique (100) conçu pour produire un signal d'erreur de phase représentatif de l'erreur de phase entre un signal d'entrée et un signal de sortie à intervalles de temps discrets. Elle comprend également un intégrateur d'erreurs de phase (102) qui produit une commande de correction de phase lorsque le signal d'erreur de phase représente la même erreur de phase polaire pour un nombre sélectionné d'intervalles de temps discrets successifs, un synthétiseur (108) qui génère un signal synthétisé possédant une fréquence ou une phase commandée numériquement, et un régisseur (106) qui assure la commande numériqu de la phase ou la fréquence du signal synthétisé afin de produire le signal de sortie de façon que l'erreur de phase soit maintenue dans des limites prescrites.
États désignés : AU, JP
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
AU1993037987