Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993018530) PROCEDE PERFECTIONNE D'ISOLATION DE COUCHES DE SiO¿2? DE COUCHES DE PZT, PLZT, ET DE PLATINE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/018530 N° de la demande internationale : PCT/US1993/001469
Date de publication : 16.09.1993 Date de dépôt international : 18.02.1993
Demande présentée en vertu du Chapitre 2 : 15.09.1993
CIB :
H01L 21/02 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
Déposants :
RADIANT TECHNOLOGIES, INC. [US/US]; 1009 Bradbury Drive, S.E. Albuquerque, NM 87106, US
Inventeurs :
EVANS, Joseph, Tate, Jr.; US
BULLINGTON, Jeff, Allen; US
MONTROSS, Carl, Elijah, Jr.; US
Mandataire :
WARD, Calvin, B. ; McCubbrey, Bartels, Meyer & Ward Suite 2700 One Post Street San Francisco, CA 94104-5231, US
Données relatives à la priorité :
07/845,06403.03.1992US
Titre (EN) IMPROVED METHOD FOR ISOLATING SiO2 LAYERS FROM PZT, PLZT, AND PLATINUM LAYERS
(FR) PROCEDE PERFECTIONNE D'ISOLATION DE COUCHES DE SiO2 DE COUCHES DE PZT, PLZT, ET DE PLATINE
Abrégé :
(EN) An improved method for constructing integrated circuit structures in which a buffer SiO2 layer (203) is used to separate various components comprising ferroelectric materials (208) or platinum (202) is disclosed. The invention prevents interactions between the SiO2 buffer layer (203) and the ferroelectric materials (208). The invention also prevents the cracking in the SiO2 which is commonly observed when the SiO2 layer (203) is deposited directly over a platinum region (202) on the surface of the circuit. The present invention utilizes a buffer layer of material which is substantially inert with respect to the ferroelectric material (208) and which is also an electrical insulator to separate the SiO2 layer (203) from the ferroelectric material (208) and/or the platinum regions (202).
(FR) L'invention concerne un procédé de construction de structures de circuit intégré qui consiste à utiliser une couche intermédiaire de SiO2 (203) pour séparer divers composants constitués de matériaux ferroélectriques (208) ou de platine (202). Ce procédé empêche les interactions entre la couche intermédiaire de SiO2 (203) et les matériaux ferroélectriques (208). Il empêche également la fissuration du SiO2, phénomène fréquemment observé lorsque la couche de SiO2 (203) est déposée directement sur une zone de platine (202) à la surface du circuit. Selon ladite invention, on utilise une couche intermédiaire en matière inerte par rapport au matériau ferroélectrique (208) qui fait également office d'isolant électrique et sépare la couche de SiO2 (203) du matériau ferroélectrique (208) et/ou des zones en platine (202).
États désignés : AU, CA, JP, KR
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
EP0629312JPH07504783CA2129838KR1019957000598AU1993037745