PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993018519) CELLULE DE MEMOIRE PROGRAMMABLE ELECTRIQUEMENT
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/018519 N° de la demande internationale : PCT/US1993/002231
Date de publication : 16.09.1993 Date de dépôt international : 03.03.1993
CIB :
G11C 16/04 (2006.01) ,H01L 27/115 (2006.01) ,H01L 29/788 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
16
Mémoires mortes programmables effaçables
02
programmables électriquement
04
utilisant des transistors à seuil variable, p.ex. FAMOS
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
105
comprenant des composants à effet de champ
112
Structures de mémoires mortes
115
Mémoires mortes programmables électriquement
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
788
à grille flottante
Déposants :
HARRIS CORPORATION [US/US]; 1025 West NASA Boulevard Melbourne, FL 32919, US
Inventeurs :
PRESLAR, Donald, Ray; US
Mandataire :
CHASKIN, Jay, L. ; General Electric Company International Patent Operation 1285 Boston Avenue Building 23CW Bridgeport, CT 06602, US
Données relatives à la priorité :
846,28603.03.1992US
Titre (EN) ELECTRICALLY PROGRAMMABLE MEMORY CELL
(FR) CELLULE DE MEMOIRE PROGRAMMABLE ELECTRIQUEMENT
Abrégé :
(EN) An EPROM cell comprises an MOS device including a floating gate electrode (44, 64) overlying, and ohmically insulated from, the channel region (26) of the MOS device, and a separate diode (18) including a p-n junction (54) having a substrate surface intercept (30). A floating gate electrode (64) overlies the diode p-n junction intercept (54) and is ohmically isolated therefrom by an intervening insulating layer. Writing of data into the floating gate electrode of the MOS device is achieved by causing a voltage breakdown across the diode p-n junction (54) and the flow of high energy electrons across the junction. A voltage is simultaneously applied to the diode gate electrode (64) thereby attracting some of the high energy electrons through the overlying insulating layer into the diode floating gate electrode. The diode gate electrode (64) is ohmically connected to the MOS floating gate electrode (44) on which some of the electrons are stored for affecting the turn-on, turn-off, characteristics of the MOS device.
(FR) Mémoire EPROM comprenant un dispositif MOS renfermant une électrode à grille flottante (44, 64) superposée à la zone du canal (26) du dispositif MOS, tout en étant ohmiquement isolée par rapport à cette zone, et une diode distincte (18) comprenant une diode à jonction p-n (54) pourvue d'une interception (30) de surface de substrat. Une électrode à grille flottante (64) est superposée à l'interception (54) de la diode à jonction p-n et s'en trouve isolée ohmiquement par une couche d'isolation interposée. L'inscription de données dans l'électrode à grille flottante du dispositif MOS s'effectue en provoquant une chute de tension dans la diode à jonction p-n (54) et le flux d'électrons à haute énergie à travers la jonction. Une tension est appliquée simultanément à l'électrode de porte à diode (64), attirant ainsi certains des électrons à haute énergie à travers la couche d'isolation superposée dans l'électrode à grille flottante de la diode. L'électrode de porte à diode (64) est reliée ohmiquement à l'électrode (44) à grille flottante du MOS, où quelques-uns des électrons sont stockés pour influer sur les caractéristiques de mise en tension et de mise hors tension du dispositif MOS.
États désignés : JP
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
EP0582710JPH06507760