PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993017498) CIRCUIT LOGIQUE BiCMOS
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/017498 N° de la demande internationale : PCT/US1993/001894
Date de publication : 02.09.1993 Date de dépôt international : 23.02.1993
Demande présentée en vertu du Chapitre 2 : 22.09.1993
CIB :
H03K 17/14 (2006.01) ,H03K 17/567 (2006.01) ,H03K 17/60 (2006.01) ,H03K 19/086 (2006.01) ,H03K 19/0944 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
17
Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts
14
Modifications pour compenser les variations de valeurs physiques, p.ex. de la température
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
17
Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts
51
caractérisée par l'utilisation de composants spécifiés
56
par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs
567
Circuits caractérisés par l'utilisation d'au moins deux types de dispositifs à semi-conducteurs, p.ex. BIMOS, dispositifs composites tels que IGBT
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
17
Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts
51
caractérisée par l'utilisation de composants spécifiés
56
par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs
60
les dispositifs étant des transistors bipolaires
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
19
Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
02
utilisant des éléments spécifiés
08
utilisant des dispositifs à semi-conducteurs
082
utilisant des transistors bipolaires
086
Logique à couplage par l'émetteur
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
19
Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
02
utilisant des éléments spécifiés
08
utilisant des dispositifs à semi-conducteurs
094
utilisant des transistors à effet de champ
0944
utilisant des transistors MOSFET
Déposants :
MICROUNITY SYSTEMS ENGINEERING, INC. [US/US]; 255 Caspian Way Sunnyvale, CA 94089-1015, US
Inventeurs :
ROSSEEL, Geert; US
HERNDON, William, H.; US
MATTHEWS, James, A.; US
Mandataire :
BEREZNAK, Bradley, J. ; Blakely, Sokoloff, Taylor & Zafman 7th Floor 12400 Wilshire Boulevard Los Angeles, CA 90025, US
Données relatives à la priorité :
07/842,92227.02.1992US
Titre (EN) BiCMOS LOGIC CIRCUIT
(FR) CIRCUIT LOGIQUE BiCMOS
Abrégé :
(EN) An improved BiCMOS logic circuit (70) utilizes an emitter-coupled pair of bipolar transistors (21, 22) for differentially comparing an input signal (Vin) with a logic reference level (VBIAS). Each of the bipolar transistors are resistively loaded by a network of p-channel metal-oxide-semiconductor (PMOS) transistors (26, 27) coupled in parallel. At least one of the parallel combination of transistors has its gate coupled to a control signal (VREF2) providing a variable load resistance. The control signal is preferably provided by a feedback network (52, 53) which maintains a constant voltage swing across the network over temperature.
(FR) Circuit logique BICMOS amélioré (70) utilisant une paire de transistors bipolaires (21, 22) à couplage par émetteurs pour comparer de manière différentielle un signal d'entrée (Vin) et un niveau de référence logique (VBIAS). Chaque transistor bipolaire est chargé de manière résistive par un réseau de transistors (26, 27) à semiconducteur à grille isolée par oxyde métallique à canal P (PMOS) couplés en parallèle. La grille d'au moins une des combinaisons parallèles de transistors est couplée à un signal de commande (VREF2) fournissant une résistance de charge variable. De préférence, le signal de commande est fourni par un réseau de retour (52, 53) servant à maintenir à une valeur constante l'excursion de tension constante dans le réseau, malgré les variations de température.
États désignés : AT, AU, BB, BG, BR, CA, CH, CZ, DE, DK, ES, FI, GB, GE, HU, JP, KP, KR, LK, LU, MG, MN, MW, NL, NO, NZ, PL, PT, RO, RU, SD, SE, SK, UA
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
EP0628226JPH07507905CA2127474KR1019957000635AU1993037861