Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993017493) AMPLIFICATEURS DIFFERENTIELS
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/017493 N° de la demande internationale : PCT/GB1993/000311
Date de publication : 02.09.1993 Date de dépôt international : 15.02.1993
Demande présentée en vertu du Chapitre 2 : 27.05.1993
CIB :
H03F 3/45 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
F
AMPLIFICATEURS
3
Amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge ou uniquement des dispositifs à semi-conducteurs
45
Amplificateurs différentiels
Déposants :
SECRETARY OF STATE FOR DEFENCE [GB/GB]; Defence Research Agency Farnborough Hants. GU14 6TD, GB (AllExceptUS)
COLLINS, Stephen [GB/GB]; GB (UsOnly)
Inventeurs :
COLLINS, Stephen; GB
Mandataire :
BECKHAM, Robert, William ; Defence Research Agency Intellectual Property Dept. R69 Building Farnborough, Hampshire GU14 6TD, GB
Données relatives à la priorité :
9204434.627.02.1992GB
Titre (EN) DIFFERENTIAL AMPLIFIER
(FR) AMPLIFICATEURS DIFFERENTIELS
Abrégé :
(EN) A differential amplifier (10) incorporates five metal oxide field effect transistors (MOSFETs) (M1 to M5). The transistors (M1 to M5) are a source-coupled pair of input transistors (M1, M2) with sources connected to a current control transistor (M5) and having respective drain load transistors (M3, M4). The transistors (M1 to M5) have floating gates (F1 to F5) and input gates (G1 to G5). The amplifier (10) is adjusted to counteract differing input transistor threshold voltage by charging one of the input transistor floating gates (G1, G2) to reduce amplifier offset voltage extrapolated to zero input transistor drain current. It is then adjusted to reduce discrepancies between actual and design values of input transistor drain voltage by charging one or both of the drain load transistor floating gates (F3, F4). The amplifier may be arranged as an operational amplifier (20) with a second stage (16) connected to an input transistor drain. The operational amplifier input offset voltage is determined by comparing the second stage output with a reference and feeding a resulting difference signal to the amplifier input. The input offset voltage is then counteracted by charging an input transistor floating gate (F1 or F2) to reduce the difference signal.
(FR) L'invention se rapporte à un amplificateur différentiel (10) comportant des transistors à effet de champ MOS (M1 à M5). Les transistors (M1 à M5) comprennent une paire de transistors d'entrée (M1 à M5) à sources couplées, ces sources étant connectées à un transistor de régulation du courant (M5) et des transistors à charge de drain respectifs (M3, M4). Les transistors (M1 à M5) possèdent des grilles flottantes (F1 à F5) et des grilles d'entrée (G1 à G5). On règle l'amplificateur (10) pour contrecarrer la tension de seuil du transistor d'entrée différente en chargeant une des grilles flottantes (G1, G2) du transistor d'entrée afin de réduire la tension de décalage de l'amplificateur extrapolée à une valeur nulle du courant de drain du transistor d'entrée. On règle ensuite la tension pour réduire les écarts entre les valeurs réelles et les valeurs de consigne de la tension de drain du transistor d'entrée en chargeant une grille ou les deux grilles flottantes (F3, F4) des transistors à charge de drain. L'amplificateur est utilisé comme un amplificateur opérationnel (20) avec un second étage (16) connecté à un drain du transistor d'entrée. On détermine la tension de décalage d'entrée de l'amplificateur opérationnel en comparant la sortie du second étage à une valeur de référence et en appliquant à l'entrée de l'amplificateur le signal différentiel résultant. On contrecarre ensuite la tension de décalage d'entrée en chargeant une grille flottante (F1 ou F2) du transistor d'entrée pour réduire le signal différentiel.
États désignés : CA, GB, JP, US
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
EP0635173US5557234