Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO1993017459) PROCEDE DE FABRICATION D'UNE STRUCTURE SEMI-CONDUCTRICE ET STRUCTURE SEMI-CONDUCTRICE REALISEE D'APRES LE PROCEDE
Note: Texte fondé sur des processus automatiques de reconnaissance optique de caractères. Seule la version PDF a une valeur juridique

Beschreibung

Verfahren zur Herstellung einer Halbleiterstruktur
und nach dem Verfahren
hergestellte Halbleiterstruktur

Die Erfindung betrifft ein Verfahren zur Herstellung einer
Halbleiterstruktur mit mehreren vertikalen und mindestens einem lateralen Halbleiterbauelement, die in einem scheibenförmigen
Halbleiterkörper mit einer ersten und einer ihr gegenüberliegenden zweiten Oberfläche integriert sind, wobei unterhalb der ersten
Oberfläche und innerhalb einer gegenüber benachbarten Bereichen isolierten Teilεtruktur das/die laterale(n) Halbleiterbauelement(e) angeordnet wird/werden und die vertikalen Halbleiterbauelemente sich zwischen der ersten und der zweiten Oberfläche erstrecken. Die Dicke des Halbleiterkörpers ist im Bereich der Teilstruktur vermindert.

Ein Verfahren zur Herstellung einer Halbleiterstruktur geht aus der EP-A-0 193 172 hervor. Dort ist ein vertikaler MOS-Transistor beschrieben, der in einem Hal leiterkörper neben einem lateralen Schaltkreis angeordnet ist. Der MOS-Transistor und der laterale
Schaltkreis sind durch einen pn-übergang gegeneinander isoliert. Aus dem genannten Dokument geht nicht hervor, mehrere vertikale
Bauelemente in dem Halbleiterkörper zu integrieren. Nachteilig ist bei der genannten Art der Isolierung, daß die bei dem pn-übergang vorhandene Raumladungszone viel Platz beansprucht, der nicht für die Einfügung von Bauelementen genutzt werden kann. Außerdem kann die Dotierung der neben der Isolierung liegenden Bereiche nicht frei gewählt werden, es muß nämlich - für die Entstehung einer
Raumladungszone - stets eine p-dotierte und eine n-dotierte Zone im Wechsel vorhanden sein, damit ein pn-übergang entsteht. Ferner ist nachteilig, daß bei einem pn-übergang stets auf die richtige Polung (in Sperrichtung) geachtet werden muß, da ansonsten die isolierende Wirkung des Übergangs verlorengeht. Das erlaubte Potential in dem einen Bereich ist also abhängig von dem in dem anderen - hinter dem pn-übergang liegenden - Bereich.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur
Herstellung einer Halbleiterstruktur mit mehreren integrierten
Hal leiterbauelemsnten zu nennen und eine solche Halbleiterstruktur bereitzustellen, die auf engstem Räume neben mindestens einem lateralen Halbleiterbauelement mehrere unabhänig davon betreibbare vertikale Hal leiterbauelemente enthält.

Die Aufgabe für das Verfahren wird erfindungsgemäß durch das Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 1 gelöst.
Die Aufgabe für die Bereitstellung der Halbleiterstruktur wird erfindungsgemäß durch die Halbleiterstruktur nach Anspruch 13 gelöst.

Bei dem Verfahren treten keinerlei Beschädigungen in der
KristallStruktur auf. Zur Herstellung der Halbleiterstruktur werden bekannte Diffusionsverfahren verwendet, wobei auch die Kontaktierunc und die Passivierung vorbestimmter Oberflächenbereiche mit üblichen Verfahrensmaßnahmen durchgeführt werden können. Das Verfahren ermöglicht die Verwendung von gleichen TeilStrukturen für Leistungsund Signalbaue!e ente. Die vertikalen Bauelemente unterscheiden sich von lateralen unter anderem in der Dotierung der tieferen Schichten.

Bei der Halbleiterstruktur nach Anspruch 13 sind mehrere vertikale Hal leiterbauelemente in einem Halbleiterkörper integriert. Die Halbleiterstruktur ist so auslegbar, daß innerhalb der TeilStrukturen laterale Halbleiterbauelemente angeordnet sind, die als Signalelemente für außerhalb der TeilStrukturen platzierte vertikale
Leistungsbauelemente dienen.

Andere Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.

Es zeigen
Fig. 1 einen scheibenförmigen Halbleiterkörper mit bereits erzeugten TeilStrukturen vor der Aufteilung in die Bereiche für die
lateralen und die vertikalen Bauelemente;
Fig. 2 den Halbleiterkörper nach dem Einbringen einer Ausnehmung; Fig. 3 den Halbleiterkörper nach weiteren Prozeßschritten;

1 Fig. 4 die Weiterverarbeitung des Halbleiterkörpers an der ersten
Oberfläche;
Fig. 5 den Halbleiterkörper nach der Weiterverarbeitung an der
zweiten Oberfläche;
5 Fig. 6 den Halbleiterkörper mit der Struktur aus lateralen und
vertikalen Bauelementen;
Fig. 7 einen weiteren Halbleiterkörper nach dem Trockenätzen von
Isoliergräben;
Fig. 8 den Halbleiterkörper gem. Fig. 7 nach einem weiteren
0 Prozeßschritt;
Fig. 9 den Halbleiterkörper gem. Fig. 7 nach dem Entstehen eines
Testfensters und
Fig. 10 einen scheibenförmigen Halbleiterkörper mit mehreren
vertikalen Leistungsbauelementen.
15
Bei dem Ausführungsbeispiel wird in Fig. 1 von einem scheibenförmigen
Halbleiterkörper (1) aus Silizium ausgegangen, welcher eine erste
Oberfläche (2) und eine zweite Oberfläche (3) aufweist. Durch
Diffusion werden zunächst Bereiche (4) erzeugt, in welche durch einen

20 weiteren Diffusionsschritt Teilbereiche (5) eingelassen sind. Hierbei handelt es sich Bereiche (4) und Teilbereiche (5), die für die
Integrierung sowohl von lateralen Hal leiterbauelementen als auch von vertikalen Halbleiterbauelementen angelegt werden. Bei der Herstellung von mehreren lateralen Halbleiterbauelementen unterhalb der Oberfläche

25 (2) des Halbleiterkörpers (1) ist es üblich, diese
Halbleiterbauelemente in ihrer Umgebung gegenüber Nachbarbereichen des
Halbleiterkörpers (1) zu isolieren, damit sie unabhängig von
benachbarten Halbleiterbauelementen in Funktion treten können. Zur
seitlichen Isolation werden dazu zunächst isolierende Wände (6) bis zu

30 einer bestimmten Tiefe erzeugt, die die Teilstruktur (7) ringsum
seitlich umgeben.

Diese isolierenden Wände (6) werden in bekannter Weise dadurch
hergestellt, daß Gruben durch Plasmaätzen erzeugt werden, die
35 anschließend mit einem isolierenden Material aufgefüllt werden.
* Ferner wird auf der zweiten Oberfläche (3) eine Ätzmaske (8)
%
aufgebracht. Da die Fig. 1 wie auch die weiteren Figuren nur
Teilausschnitte eines Halbleiterkörpers (1) mit mehreren /
Strukturbereichen darstellen, sind auf dem gesamten Halbleiterkörper (1) mehrere TeilStrukturen (7) vorhanden, so daß die Ätzmaske (8) dementsprechend zu strukturieren ist, daß jewe ls der unterhalb der Teilstruktur (7) liegende Bereich der Oberfläche (3) nicht von der Ätzmaske (8) bedeckt ist.
Die vertikalen Halbleiterbauelemente unterscheiden sich von den lateralen unter anderem in der Dotierung der tieferen Schichten unα sind Leistungsbauelemente, während die lateralen Halbleiterbauelemente S gnal auelemente sind.

In Fig. 2 wird die Herstellung einer Ausnehmung (9) erläutert. In dem

Ausführungsbeispiel soll die Ausnehmung (9) durch einen anisotropen

Ätzprozeß erzeugt werden. Dazu wird ein Halbleiterkörper (1)
verwendet, dessen Oberfläche (3) eine <100>-Ebene darstellt. Zum Ätzen wird eine KOH-Lösung verwendet, die das Material derart angreift, daß die Seitenwände (10) eine <111>-Ebene sind. Durch den Ätzprozeß wird die Dicke des Halbleterkörpers (1) in dem Bereich der Ausnehmung (9) vermindert, und zwar so weit, daß der Boden (11) der Ausnehmung (9) bis an die Wände (6) heranreicht und sich dadurch eine Siliziummembran bildet, deren Dicke ungefähr gleich der Tiefe der Wände (6) ist.

Zur Vereinfachung und besseren Handhabung kann auf der Rückseite, also auf der Oberfläche (2), bei Bedarf vorübergehend eine Verstärkung der S liziurrniembran, beispielsweise eine Schicht aus Polyimid, aufgetragen werden.

Der Boden (11) wird mit einer elektrisch isolierenden Schicht (12) bedeckt, beispielsweise einer Siliziumoxidschicht, wie es in Fig. 3 dargestellt ist. Die TeilStruktur (7) ist nunmehr allseitig gegen ihre Umgebung elektrisch isoliert und stellt bis auf die Kontaktierung ein laterales Halbleiterbauelement dar.

Um eine noch bessere funktionale Trennung der integrierten
Halbleiterbauelemente zu erzielen, ist es günstig, nicht nur den Boden (11) der Ätzgrube (9), sondern auch deren Wände (10) mit einer
Oxidschicht zu bedecken, die in Fig. 3 mit dem Bezugszeichen (15) versehen ist. Wenn diese Oxidschicht durch thermische Oxidation erzeugt wird, werden die Oberflächenbereiche, die nicht oxidiert 3
werden sollen, durch eine Si3N4-Schicht abgedeckt. Die Oxidschicht

(15) wird dann noch mit einer elektrisch schlecht leitenden Schicht

(16) (Passivierungschicht) bedeckt, die z. B. aus amorphem Kohlenstoff oder amorphem Siliziumcarbid bestehen kann. Diese Materialien sind elektrisch schlecht leitend, weisen jedoch eine gute
Wärmeleitfähigkeit auf und sollen im wesentlichen zur Abführung der Verlustwärme der Bauelemente dienen. Es ist auch möglich, diese schlecht leitende Schicht (16) direkt ohne vorherige Oxidation aufzubringen, dann kann der Halbleiterkörper (1) wegen fehlender Oxidation bei hoher Temperatur weitgehend vor dem anisotropen Ätzen fertig prozessiert werden. Da die Metallisierung und die Passivierung schon vor dem Ätzen aufgebracht und strukturiert werden können, wird der Prozeß vereinfacht.

Wie in Fig. 4 dargestellt, dienen Kontakte (17) zur Kontaktierung der Teilstruktur (7), wodurch die lateralen Halbleiterbauelemente (13) funktionsgerecht fertiggestellt sind. Gleichzeitig mit den Kontakten

(17) werden auch die Kontakte von außerhalb der TeilStruktur (7) befindlichen vertikalen Halbleiterbauelementen aufgebracht und strukturiert. Die Oberfläche (2) wird dann noch mit einer
Passivierungsschicht (18) überzogen.

Anschließend wird die Oberfläche (3) mit Fotolack (22) (Fig. 5) - gegebenenfalls mehrmals - bedeckt. Der Fotolack (22) wird so aufgetragen, daß die Ätzgrube (9) mit einer dickeren Schicht bedeckt ist als die Bereiche auf der zweiten Oberfläche (3). Als nächster Verfahrensschritt schließt sich ein Trockenätzprozeß an, in dem das Schichtsystem aus Fotolack (22), der elektrisch schlecht leitenden Schicht (16) und der Si3N4-Schicht bis auf einen Teil der Schicht in der Ätzgruppe (9) entfernt wird. Aufgrund der dickeren Schicht in der Ätzgruppe (9) wird nämlich nur eine Teilschicht abgetragen. Bei diesem Trockenätzprozeß wird die Oberfläche (3) des Halbleiterkörpers (1) freigelegt und steht damit für selektive Kontaktierungssysteme oder zur Herstellung von Legierungskontakten zur Verfügung.

Die Fig. 6 zeigt einen Halbleiterkörper (1) mit einer auf die vorstehend angegebene Art hergestellten Kontaktierung. Der
Halbleiterkörper (1) wird hierbei auf einen Träger (20) mit strukturierter Metallisierung (19), z. B. Gold, aufgebracht. In einem Legierungsprozeß verbindet sich das Silizium und die Metal lsierung, so daß es zu einem Kontakt mit hoher Qualität kommt.

Zur Verstärkung der S lizunnmembran - also des Bodens (11) der
Ausnehmung (9) - kann vor dem Kontaktieren ein Füllmaterial (21) - beispielsweise Fotolack - aufgebracht werden, wodurch
Druckbelastungen und mechanische Einflüsse gedämpft werden. Bei dem weiter oben erwähnten Fotolack (22) handelt es sich um eine nur zeitweise genutzte Schicht, welche die selektive selbstjustierende Strukturierung (Trockenätzprozeß) der Oberfläche (3) unterstützt und die Stabilität des geätzten Halbleiterkörpers (1) für die Dauer der daran anschließenden Verfahrensschritte gewährleistet. Demgegenüber ist das Füllmaterial (21) eine dauerhafte Unterstützung der
Sil zuiπrembran und erleichtert gegebenenfalls eine strukturierte Metallisierung der Oberfläche (3) bei üblichen fotolitographischen Verfahren.

Es ist für nicht selektive Metallisierungen auch möglich, die
Oberfläche (3) zu planarisieren. Dann kann die den lateralen
Bauelementen (13) abgewandte Oberfläche (3) des Halbleiterkörpers (1) vollständig metallisiert und anschließend strukturiert werden.

Die Fig. 7 zeigt eine Sil ziumscheibe mit einem Trenngraben (6') (selbstverständlich ist auch die Einfügung mehrerer Trenngräben (6') denkbar). Zusätzlich zu dem Trenngraben (6') ist eine Ausnehmung bzw. ein weiterer Graben vorhanden. Der Graben hat die gleiche Tiefe wie der Trenngraben (6') aber eine größere Breite als dieser. Dieser Graben ist in den Figuren 7 und 8 als Testfenster (23) bezeichnet. Der Trenngraben (6') und das Testfenster (23) werden aufgefüllt,
allerdings wird wegen der größeren Öffnung des Testfensters (23) dieses im Gegensatz zu dem Trenngraben (6') nicht vollständig aufgefüllt. Deshalb bleibt nach dem folgenden planarisierenden
Oxidätzen am Boden des Testfensters (23) nur eine dünne Oxidschicht erhalten.

Die Fig. 9 zeigt die Sil ziumscheibe mit dem Testfenster (23) nach dem anisotropen Ätzen.

Die beiden Strukturen sind in Fig. 9 nach dem anisotropen Ätzen gezeigt. Wenn die Ätzgruben die Testfenster (23) erreichen, entstehen wegen der nur dünnen Schicht Durchbrüche, die durch Augenschein erkennbar sind. Da die Testfenster (23) die gleiche Tiefe wie die Trenngräben (6') haben, kann so das Ätzen gesteuert werden. Durch die Durchbrüche in den Testfenstern (23) wird das spätere Belacken des Halbleiterkörpers (1) beeinträchtigt, deshalb sind diese
Teststrukturen bevorzugt im Randbereich des Halbleiterkörpers ( 1 ) zu platzieren.
Mit der Erfindung ist es möglich, eine Halbleiterstruktur mit mehreren integrierten vertikalen Halbleiterbauelenten zu erzeugen, indem eine entsprechende Struktur vorgesehen wird. Die Fig. 10 zeigt die zweite Oberfläche (3) einer Halbleiterscheibe (24), die vier
Leistungsbauelemente hat, deren Ätzmasken (8) zu erkennen sind.
Insbesondere lassen sich durch eine symmetrische Anordnung der
Leistungsbauelemente zwei oder mehrere solcher Bauelemente in dem gleichen Halbleiterkörper unterbringen. Die Leistungsbauelemente sind insbesondere an den Ecken des quaderförmigen Halbleiterkörpers angeordnet. Gemäß Fig. 10 weist jede Ecke ein vertikales
Leistungsbauelement auf .

Bei der nach dem oben beschriebenen Verfahren hergestellten
Halbleiterstruktur werden Äquipotentialflächen durch eine isolierende Rückseite der Siliziummembran - also durch eine Isolierung der
Oberfläche (3) in Höhe der Ausnehmung (9) - günstig beeinflußt.
Dadurch ist es auch möglich, laterale Halbleiterbauelemente für hohe Spannungen (z. B. 1 000 V) in der TeilStruktur (7) - innerhalb der dünnen Membran - und übliche, monolithisch integrierte
Halbleiterschaltungen in Bereichen außerhalb der Teilstruktur (7) auszubilden.