PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993017455) CONFIGURATION DE BOITIER DE CIRCUIT INTEGRE POUR L'ENCAPSULATION D'UNE PUCE A CIRCUIT INTEGRE ET PROCEDE D'ENCAPSULATION D'UNE PUCE A CIRCUIT INTEGRE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/017455 N° de la demande internationale : PCT/US1993/001490
Date de publication : 02.09.1993 Date de dépôt international : 19.02.1993
CIB :
H01L 23/495 (2006.01) ,H01L 23/498 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48
Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
488
formées de structures soudées
495
Cadres conducteurs
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48
Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
488
formées de structures soudées
498
Connexions électriques sur des substrats isolants
Déposants :
VLSI TECHNOLOGY, INC. [US/US]; Legal Department 1109 McKay Drive San Jose, CA 95131, US
Inventeurs :
KWON, Young, Il; US
LIANG, Louis, H.; US
Mandataire :
KING, Patrick, T.; 32 Seascape Village Aptos, CA 95003, US
Données relatives à la priorité :
07/839,19120.02.1992US
Titre (EN) INTEGRATED-CIRCUIT PACKAGE CONFIGURATION FOR PACKAGING AN INTEGRATED-CIRCUIT DIE AND METHOD OF PACKAGING AN INTEGRATED-CIRCUIT DIE
(FR) CONFIGURATION DE BOITIER DE CIRCUIT INTEGRE POUR L'ENCAPSULATION D'UNE PUCE A CIRCUIT INTEGRE ET PROCEDE D'ENCAPSULATION D'UNE PUCE A CIRCUIT INTEGRE
Abrégé :
(EN) A package design configuration for an integrated-circuit die (104) includes a leadframe having its bonding fingers (106) connected to the periphery of an electrically-insulated, heat-conductive substrate (102), formed, for example, of a ceramic material. A number of electrically conductive traces (110), or bonding islands, serve as intermediate bonding locations for shorter bonding wires (112, 116) connecting bonding pads (114) on the integrated-circuit die (104) to the bonding fingers (106) of the leadframe. The integrated-circuit die overlies the conductive traces while still providing an exposed portion of the conductive traces as a respective intermediate attachment area for respective bonding wires. The conductive traces serving as bonding islands are formed by deposition of thin-film material using semiconductor fabrication techniques or by deposition of thick-film material using printing techniques.
(FR) Un type de boîtier destiné à une puce à circuit intégré (104) comporte une grille de connexion dont les pattes de connexion (106) sont connectées à la périphérie d'un substrat (102) conducteur de chaleur, électriquement isolé, constitué par exemple d'un matériau céramique. Plusieurs trajets conducteurs électriques (110), ou îlots de liaison, servent de sites de liaison intermédiaire pour les fils de liaison plus courts (112, 116) connectant les plages de connexion (114) placées sur la puce à circuit intégré (104) aux pattes de connexion (106) de la grille de connexion. La puce à circuit intégré recouvre les trajets conducteurs tout en laissant une partie exposée qui sert respectivement de zone de rattachement intermédiaire pour chacun des fils de liaison. Les trajets électriques servant d'îlots de liaison sont créés par dépôt d'un matériau en couche mince recourant aux techniques de fabrication des semi-conducteurs ou par dépôt d'un matériau en couche épaisse recourant aux techniques d'impression.
États désignés : JP, KR
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
JPH06507276