PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993017435) MEMOIRE A SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/017435 N° de la demande internationale : PCT/JP1991/000459
Date de publication : 02.09.1993 Date de dépôt international : 06.04.1991
CIB :
G11C 17/16 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
17
Mémoires mortes programmables une seule fois; Mémoires semi-permanentes, p.ex. cartes d'information pouvant être replacées à la main
14
dans lesquelles le contenu est déterminé en établissant, en rompant ou en modifiant sélectivement les liaisons de connexion par une modification définitive de l'état des éléments de couplage, p.ex. mémoires PROM
16
utilisant des liaisons électriquement fusibles
Déposants :
IWASE, Taira [JP/JP]; JP (UsOnly)
NARUKE, Yasuo [JP/JP]; JP (UsOnly)
Inventeurs :
IWASE, Taira; JP
NARUKE, Yasuo; JP
Mandataire :
SATO, Kazuo ; Kyowa Patent & Law Office Room 323 Fuji Bldg. 2-3, Marunouchi 3-chome Chiyoda-ku Tokyo 100, JP
Données relatives à la priorité :
2/9141906.04.1990JP
Titre (EN) SEMICONDUCTOR MEMORY
(FR) MEMOIRE A SEMI-CONDUCTEUR
Abrégé :
(EN) A semiconductor memory formed on a semiconductor layer (30) of a first conductivity type of conduction and having a plurality of fusing-type nonvolatile memory cells (1) arranged nearly in the form of a matrix. The memory cell (1) has a reading transistor (3), a fuse (7), and a fusing transistor (5). One end of the reading transistor (3) is connected to a reading data line (13), and another end thereof is connected to a write data line (17) via the fuse (7). A connection point (C1) of the reading transistor (3) and the fuse (7) are grounded via the fusing transistor (5) and a grounding wiring (15). The write data lines (17) for the rows of the memory cells (1) are commonly connected, and the grounding wirings (15) for the rows are connected in common. A noise-absorbing element (21) is connected between the write data line (17) and the grounding wiring (15) to suppress the potential difference between them when the fuse (7) is melted.
(FR) L'invention se rapporte à une mémoire à semi-conducteur qui est formée sur une couche semi-conductrice (30) ayant un premier type de conductivité et qui possède une pluralité de cellules de mémoire rémanente du type à fusible (1) disposées à peu près sous la forme d'une matrice. Chaque cellule de mémoire (1) comporte un transistor de lecture (3), un fusible (7) et un transistor à fusible (5). L'une des extrémités du transistor de lecture (3) est connectée à une ligne de données de lecture (13) et l'autre extrémité est connectée à une ligne de données d'écriture (17) via le fusible (7). Un point de connexion (C1) du transistor de lecture (3) et le fusible (7) sont reliés à la terre via le transistor à fusible (5) et un fil de mise à la terre (15). Les lignes de données d'écriture (17) pour les rangées des cellules de mémoire (1) sont connectées ensemble et les fils de mise à la terre (15) pour lesdites rangées sont connectés ensemble. Un élément (21) absorbant le bruit est connecté entre la ligne de données d'écriture (17) et le fil de mise à la terre (15), pour éliminer la différence de potentiel entre eux, lorsque le fusible (7) est fondu.
États désignés : US
Langue de publication : Japonais (JA)
Langue de dépôt : Japonais (JA)
Également publié sous:
US5172337