PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993017434) CIRCUIT POUR LA MISE EN MEMOIRE INTERMEDIAIRE D'UN BIT ET UTILISATION DE CE CIRCUIT COMME MEMOIRE INTERMEDIAIRE D'ADRESSES
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/017434 N° de la demande internationale : PCT/DE1993/000076
Date de publication : 02.09.1993 Date de dépôt international : 01.02.1993
Demande présentée en vertu du Chapitre 2 : 05.08.1993
CIB :
G11C 11/408 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
40
utilisant des transistors
401
formant des cellules nécessitant un rafraîchissement ou une régénération de la charge, c. à d. cellules dynamiques
4063
Circuits auxiliaires, p.ex. pour l'adressage, le décodage, la commande, l'écriture, la lecture ou la synchronisation
407
pour des cellules de mémoire du type à effet de champ
408
Circuits d'adressage
Déposants :
SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2 D-80333 München, DE (AllExceptUS)
GEIB, Heribert [DE/DE]; DE (UsOnly)
Inventeurs :
GEIB, Heribert; DE
Données relatives à la priorité :
P 42 05 339.021.02.1992DE
Titre (DE) SCHALTUNGSANORDNUNG ZUM ZWISCHENSPEICHERN EINES BITS UND DEREN VERWENDUNG ALS ADRESSZWISCHENSPEICHER
(EN) CIRCUIT FOR THE BUFFER STORAGE OF A BIT, AND USE OF THE CIRCUIT AS AN ADDRESS BUFFER STORE
(FR) CIRCUIT POUR LA MISE EN MEMOIRE INTERMEDIAIRE D'UN BIT ET UTILISATION DE CE CIRCUIT COMME MEMOIRE INTERMEDIAIRE D'ADRESSES
Abrégé :
(DE) Es ist ein Speicherglied vorgesehen. Es ist ein erster MOS-Transistor (T1) vorgesehen, der bei Anliegen eines ersten Steuersignals (S1) ein dem Bit entsprechendes Eingangssignal auf den Eingang des Speicherglieds schaltet. Das Speicherglied ist mit Mitteln versehen, durch die ein Ausgangssignal am Ausgang des Speicherglieds in Abhängigkeit vom Pegel des Eingangssignals auf ein vorgegebenes Potential gebracht wird. Die Schaltungsanordnung ist insbesondere zum Aufbau eines Adreßzwischenspeichers (Adreßlatch) für DRAM's insbesondere der 16 M-Generation geeignet.
(EN) The invention calls for a store. The invention also calls for a first MOS transistor (T1) which, when a first control signal (S1) is applied, switches an input signal corresponding to the bit to the store input. The store has means for bringing, in dependence on the input-signal level, an output signal at the store output to a pre-determined potential. The circuit is particularly suitable for use in the construction of an address buffer store (address latch) for DRAMs, in particular 16M-generation DRAMs.
(FR) L'invention concerne une mémoire. Il est prévu un premier transistor MOS (T1) qui commute en présence d'un premier signal de commande (S1) un signal d'entrée correspondant au bit sur l'entrée de la mémoire. La mémoire est équipée de dispositifs grâce auxquels un signal de sortie à la sortie de la mémoire est amené à un potentiel déterminé en fonction du niveau du signal d'entrée. Le circuit convient en particulier pour la réalisation d'une mémoire intermédiaire d'adresses (bascule d'adresses) pour des mémoires RAM dynamiques, en particulier des mémoires RAM dynamiques de la génération 16 M.
États désignés : JP, KR, US
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Langue de publication : Allemand (DE)
Langue de dépôt : Allemand (DE)
Également publié sous:
EP0627117JPH07504289KR1019957000592