WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1993015541) CIRCUIT EN DERIVATION DE PROTECTION CONTRE DES DECHARGES ELECTROSTATIQUES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1993/015541    N° de la demande internationale :    PCT/US1993/001036
Date de publication : 05.08.1993 Date de dépôt international : 04.02.1993
Demande présentée en vertu du Chapitre 2 :    27.08.1993    
CIB :
H01L 27/02 (2006.01)
Déposants : CIRRUS LOGIC, INC. [US/US]; 3100 W. Warren Avenue, Fremont, CA 94538 (US)
Inventeurs : PUAR, Deepraj, S.; (US)
Mandataire : BLAKELY, Roger, W., Jr.; Blakely, Sokoloff, Taylor & Zafman, 7th floor, 12400 Wilshire Boulevard, Los Angeles, CA 90025 (US)
Données relatives à la priorité :
830,715 04.02.1992 US
Titre (EN) SHUNT CIRCUIT FOR ELECTROSTATIC DISCHARGE PROTECTION
(FR) CIRCUIT EN DERIVATION DE PROTECTION CONTRE DES DECHARGES ELECTROSTATIQUES
Abrégé : front page image
(EN)A circuit (400) is added to a complementary metal-oxide silicon integrated circuit to provide an intentional, non-reverse-biased VDD-to-VSS shunt path for transient currents such as electrostatic discharges. This circuit protects the IC from ESD damage by turning on before any other path, thus directing the ESD transient current away from easily damage structures. Specifically, the ESD transient current is steered from the VDD rail (102) to the VSS rail (101) through the on conduction of a P-channel transistor (P3) whose source and drain are connected to VDD and VSS respectively. The voltage on the gate of this transistor follows the VDD supply rail because it is driven by a delay network formed by a second transistor (P4) and a capacitor (C1). This VDD-tracking delay network turns the VDD-to-VSS transistor on during a transient and off during normal operation of the IC.
(FR)On ajoute un circuit (400) à un circuit intégré en silicium à oxyde métallique complémentaire afin de produire un chemin en dérivation VDD à VSS à non polarisation inverse accidentelle pour des courants transitoires tels que des décharges électrostatiques. Ce circuit protège le circuit intégré contre les détériorations dues à des décharges électrostatiques par mise en marche avant tout autre chemin, orientant ainsi le courant transitoire des décharges électrostatiques à l'opposé des structures vulnérables. Spéfiquement, le courant transitoire des décharges électrostatiques est orienté du rail VDD (102) au rail VSS (101) par la conduction en marche d'un transistor à canaux P (P3) dont la source et le drain sont connectés respectivement à VDD et VSS. La tension de la porte de ce transistor suit le rail d'alimentation VDD puisqu'elle est commandée par un réseau de temporisation formé par un second transistor (P4) et un condensateur (C1). Ce réseau de temporisation à cheminement VDD met le transistor VDD à VSS en marche pendant un phénomène transitoire et hors circuit pendant le fonctionnement normal du circuit intégré.
États désignés : AT, AU, BB, BG, BR, CA, CH, DE, DK, ES, FI, GB, HU, JP, KP, KR, LK, LU, MG, MN, MW, NL, NO, NZ, PL, PT, RO, RU, SD, SE, UA.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)