WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1993009602) DISPOSITIF DE DECALAGE DE NIVEAU LOGIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1993/009602    N° de la demande internationale :    PCT/US1992/008076
Date de publication : 13.05.1993 Date de dépôt international : 23.09.1992
Demande présentée en vertu du Chapitre 2 :    21.05.1993    
CIB :
H03K 19/00 (2006.01), H03K 19/0185 (2006.01)
Déposants : VLSI TECHNOLOGY, INC. [US/US]; 1109 McKay Drive, San Jose, CA 95131 (US)
Inventeurs : SIMMONS, Laura, Elisabeth; (US).
ULMER, Richard, W.; (US).
WARD, James; (US)
Mandataire : HICKMAN, Paul, L.; Hickman & Associates, P.O. Box 61059, Palo Alto, CA 94306 (US)
Données relatives à la priorité :
780,677 29.10.1991 US
Titre (EN) LOGIC LEVEL SHIFTER
(FR) DISPOSITIF DE DECALAGE DE NIVEAU LOGIQUE
Abrégé : front page image
(EN)A logic level shifter characterized by a first inverting stage (24) which shifts an input signal downwardly to a lower level, and a second inverting stage (26) which shifts the lower level upwardly to an output signal level which is greater than the input signal level. Feedback (48) from the output is used to virtually eliminate static current drain when the input logic level is 0. The method of the invention involves downwardly shifting an input range of voltages to a lower range of voltages, and then upwardly shifting the lower range of voltages to an output range of voltages which is greater than the input range of voltages. There is preferably a first inversion in the downward shift and a second inversion in the upward shift. A sensing step senses the output voltage to reduce the static current consumed by the process.
(FR)Dispositif de décalage de niveau logique, caractérisé par une première étape d'inversion (24) qui décale un signal d'entrée vers le bas et vers un niveau inférieur, et une seconde étape d'inversion (26) qui décale le niveau inférieur vers le haut pour atteindre un niveau de signal de sortie supérieur au niveau du signal d'entrée. Un circuit de réaction (48) du signal de sortie est utilisé pour éliminer virtuellement toute consommation de courant statique lorsque le niveau logique d'entrée équivaut à 0. Le procédé de l'invention consiste à décaler vers le base une plage de tensions d'entrée vers une plage inférieure de tension, puis à décaler vers le haut la plage inférieure de tensions vers une plage de tensions de sortie supérieure à la plage d'entrée. Une première inversion a lieu de préférence lors du décalage vers le bas, et une seconde inversion lors du décalage vers le haut. Une étape de détection permet de détecter la tension de sortie afin de réduire la consommation de courant statique au cours du procédé.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)