WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992022866) STRUCTURE ET PROCEDE DE CONTROLE D'UNE ANTEMEMOIRE INTERNE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/022866    N° de la demande internationale :    PCT/US1992/004699
Date de publication : 23.12.1992 Date de dépôt international : 11.06.1992
CIB :
G06F 11/25 (2006.01), G06F 11/26 (2006.01), G06F 11/267 (2006.01), G06F 12/08 (2006.01)
Déposants : INTEGRATED DEVICE TECHNOLOGY, INC. [US/US]; 3236 Scott Boulevard, Santa Clara, CA 95052-8015 (US)
Inventeurs : BOUREKAS, Philip, A.; (US).
MOR, Yeshayahu; (US).
REVAK, Scott; (US)
Mandataire : KWOK, Edward, C.; Skjerven, Morrill, MacPherson, Franklin & Friel, 25 Metro Drive, Suite 700, San Jose, CA 95110 (US)
Données relatives à la priorité :
715,526 14.06.1991 US
Titre (EN) STRUCTURE AND METHOD FOR MONITORING AN INTERNAL CACHE
(FR) STRUCTURE ET PROCEDE DE CONTROLE D'UNE ANTEMEMOIRE INTERNE
Abrégé : front page image
(EN)A structure and a method are provided to bring internal signals of an integrated circuit to the external pins for monitoring purpose. In one embodiment, the signals on an internal bus between an on-chip cache (102) and a CPU (101) in a microprocessor are provided on the microprocessor's pins for a bidirectional data/address bus (153a), when the bidirectional data/address bus is not used for data/address bus transactions with the main memory (150) or the peripheral input/output devices (140). In this embodiment, reserved pins are used to selectively enable the address/data bus for bringing out the signals of the on-chip bus.
(FR)On décrit une structure et un procédé servant à transporter les signaux internes d'un circuit intégré vers les broches externes à des fins de contrôle. Selon un mode de réalisation, les signaux se trouvant dans un bus interne entre une antémémoire (102) sur puce et une unité centrale (101) dans un microprocesseur, sont amenés aux broches du microprocesseur destinées à un bus de données/d'adresse bidirectionnel (153a) lorsque celui-ci n'est pas utilisé pour des transactions de bus de données/adresse avec la mémoire principale (150) ou les dispositifs périphériques d'entrée/sortie (140). Selon ce mode de réalisation, des broches réservées sont utilisées afin de permettre sélectivement au bus de données/d'adresse d'extraire les signaux du bus sur puce.
États désignés : JP.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, MC, NL, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)