WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992022067) ONDULEUR DIFFERENTIEL DE VERROUILLAGE ET MEMOIRE A ACCES SELECTIF L'UTILISANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/022067    N° de la demande internationale :    PCT/US1992/004630
Date de publication : 10.12.1992 Date de dépôt international : 28.05.1992
Demande présentée en vertu du Chapitre 2 :    02.12.1992    
CIB :
G11C 7/06 (2006.01), G11C 11/419 (2006.01)
Déposants : THUNDERBIRD TECHNOLOGIES, INC. [US/US]; 1000 Perimeter Park Drive, P.O. Box 13739, Research Triangle Park, NC 27709-3739 (US)
Inventeurs : VINAL, Albert, W.; (US)
Mandataire : BIGEL, Mitchell, S.; Bell, Seltzer, Park & Gibson, P.O. Drawer 34009, Charlotte, NC 28234 (US)
Données relatives à la priorité :
708,459 31.05.1991 US
742,649 07.08.1991 US
Titre (EN) DIFFERENTIAL LATCHING INVERTER AND RANDOM ACCESS MEMORY USING SAME
(FR) ONDULEUR DIFFERENTIEL DE VERROUILLAGE ET MEMOIRE A ACCES SELECTIF L'UTILISANT
Abrégé : front page image
(EN)A differential latching inverter uses a pair of cross-coupled inverters having a skewed voltage transfer function to rapidly sense a differential signal on a pair of bit lines in a random access memory and provide high speed sensing during a read operation. The differential latching inverter may also include a pair of symmetrical transfer function output inverters and additional pull-up circuits to enhance high speed operation. The differential latching inverter may be used in a memory architecture having primary bit lines and signal bit lines, with a differential latching inverter being connected to each pair of signal bit lines. The primary bit lines and signal bit lines are coupled to one another during read and write operations and decoupled from one another otherwise. The read and write operations may be internally timed without the need for external clock pulses in response to a high speed address change detection system, and internal timing signals generated by delay ring segment buffers. A high speed, low power random access memory may thereby be provided.
(FR)Onduleur différentiel de verrouillage utilisant une paire d'onduleurs couplés transversalement et dotés d'une fonction de transfert de tension désaligné pour détecter rapidement un signal différentiel sur une paire de lignes de binaire dans une mémoire à accès sélectif, et pour assurer une détection rapide pendant une opération de lecture. Ledit onduleur différentiel de verrouillage peut également comprendre une paire symétrique d'onduleurs de sortie de fonction de transfert et des circuits d'excursion haute supplémentaires pour améliorer le fonctionnement rapide, et on peut l'utiliser dans une architecture de mémoire possédant des lignes de binaire primaires et des lignes de binaire de signaux, un onduleur différentiel de verrouillage étant relié à chaque paire de lignes de binaire de signaux. Les lignes de binaire primaires et les lignes de binaire de signaux sont couplées les unes aux autres pendant les opérations de lecture et d'écriture, sinon elles sont découplées. Les opérations de lecture et d'écriture peuvent être synchronisées de manière interne sans qu'il ne soit nécessaire de recourir à des impulsions d'horloge extérieures en réponse à un système rapide de détection de changements d'adresse, et à des signaux internes de synchronisation engendrés par des tampons de segments d'anneau à retard. Ainsi, on peut obtenir une mémoire à accès sélectif rapide et à faible consommation.
États désignés : AT, AU, BB, BG, BR, CA, CH, CS, DE, DK, ES, FI, GB, HU, JP, KP, KR, LK, LU, MG, MN, MW, NL, NO, PL, RO, RU, SD, SE.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, MC, NL, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)