WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992019052) STRUCTURE DE TEST MAPPABLE POUR CIRCUIT A MATRICE PREDIFFUSEE ET PROCEDE DE TEST DE LADITE MATRICE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/019052    N° de la demande internationale :    PCT/US1992/003204
Date de publication : 29.10.1992 Date de dépôt international : 16.04.1992
Demande présentée en vertu du Chapitre 2 :    22.09.1992    
CIB :
G01R 31/3185 (2006.01)
Déposants : VLSI TECHNOLOGY, INC. [US/US]; 1109 McKay Drive, San Jose, CA 95131 (US)
Inventeurs : ZAMPAGLIONE, Michael, A.; (US).
KLIMENT, Michael, G.; (US)
Mandataire : WILLIAMS, Gary, S.; Flehr, Hohbach, Test, Albritton & Herbert, 4 Embarcadero Center, Suite 3400, San Francisco, CA 94111-4187 (US)
Données relatives à la priorité :
689,708 19.04.1991 US
Titre (EN) MAPPABLE TEST STRUCTURE FOR GATE ARRAY CIRCUIT AND METHOD FOR TESTING THE SAME
(FR) STRUCTURE DE TEST MAPPABLE POUR CIRCUIT A MATRICE PREDIFFUSEE ET PROCEDE DE TEST DE LADITE MATRICE
Abrégé : front page image
(EN)A set of interconnections is used for testing components (104) of a gate array integrated circuit (100). The gate array integrated circuit has an array (102) of the components (104) arranged in rows and columns and a set of input/output pads (120) along the periphery of the array. The set of interconnections includes component selection interconnections (METAL 1), coupled to all components in a core region (140) of the gate array integrated circuit. These component selection interconnections enable selective activation of predefined groups of the components (104) in the core region. Bit line interconnections (METAL 2) carry test signals generated by activated components in the core region. A separate test signal is generated by each of the components in the core region (140), thereby enabling each of the components in the core region to be individually tested.
(FR)Une série d'interconnexions est utilisée pour tester les composants (104) d'un circuit intégré à matrice prédiffusée (100). Ledit circuit intégré à matrice prédiffusée comporte une configuration (102) de composants disposés en rangées et en colonnes et une série de plages de contact E/S (120) situées à la périphérie de la configuration. La série d'interconnexions comprend des interconnexions de sélection de composants (METAL 1) couplées à tous les composants dans une région centrale (140) du circuit intégré à matrice prédiffusée. Ces interconnexions de sélection des composants permettent l'activation sélective de groupes prédéfinis des composants (104) de la région centrale. Des interconnexions de ligne de bits (METAL 2) portent des signaux de test générés par des composants activés dans la région centrale. Un signal de test séparé est généré par chacun des composants dans la région centrale (140), ce qui permet de tester individuellement chacun des composants de la région centrale.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, MC, NL, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)