WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992019044) CIRCUIT PERMETTANT DE TRAITER SELECTIVEMENT DES INTERRUPTEURS A POSITIONS MULTIPLES SUR DES LIGNES DE BUS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/019044    N° de la demande internationale :    PCT/US1992/002908
Date de publication : 29.10.1992 Date de dépôt international : 09.04.1992
Demande présentée en vertu du Chapitre 2 :    10.11.1992    
CIB :
G06F 13/40 (2006.01), H03K 19/177 (2006.01)
Déposants : ARTISOFT, INC. [US/US]; 575 East River Road, Tucson, AZ 85704 (US)
Inventeurs : GLEESON, William, J., III; (US)
Mandataire : DVORAK, George, F.; Dvorak and Traub, 53 West Jackson Boulevard, Chicago, IL 60604 (US)
Données relatives à la priorité :
684,328 12.04.1991 US
Titre (EN) CIRCUIT TO SELECTIVELY PROCESS DIP SWITCHES ONTO BUS LINES
(FR) CIRCUIT PERMETTANT DE TRAITER SELECTIVEMENT DES INTERRUPTEURS A POSITIONS MULTIPLES SUR DES LIGNES DE BUS
Abrégé : front page image
(EN)A circuit to selectively process dip switches (51-58) onto bus lines (41-48) in a computer or device utilizing digital logic circuits wherein the dip switches are operably connected to a changeable source of digital signals so that upon command at desired times, the output of the dip switches connected to the bus lines may be reversed. Such a circuit consists of connecting the dip switches on one side to the bus lines and the other side through a current limiting resistor (R1-R18) to the output of a logic circuit such as an NAND gate (72) or other circuit which constantly ouputs a digital signal. The input (71) then to this logic circuit may be changed as desired to reverse the logic circuit output and thus the output of the dip switches. If desired, in place of the NAND gate output, the current limiting resistor may be grounded or connected to digital '1' in which case a constant digital signal is outputted to the bus line upon dip switch closure.
(FR)Circuit permettant de traiter de manière sélective des interrupteurs à positions multiples (51-58) sur des lignes de bus (41-48) dans un ordinateur ou un appareil utilisant des circuits logiques numériques dans lesquels les interrupteurs à positions multiples sont couplés à une source interchangeable de signaux numériques de telle sorte que suite à une commande effectuée à un moment voulu, la sortie des interrupteurs à positions multiples connectés aux lignes de bus puisse être inversée. Dans un tel circuit les interrupteurs à positions multiples sont connectés sur un côté aux lignes de bus alors que sur l'autre côté ils sont connectés par l'intermédiaire d'une résistance de limitation de courant (R1-R18) à la sortie d'un circuit logique tel qu'une porte NON-ET (72) ou un autre circuit qui sort en continu un signal numérique. On peut alors changer la sortie (71) vers ce circuit logique, si on le désire, pour inverser la sortie du circuit logique et par conséquent la sortie des interrupteurs à positions multiples. On peut également relier à la terre ou connecter à un signal numérique '1' la résistance de limitation de courant plutôt que la sortie de la porte NON-ET, auquel cas un signal numérique constant est fourni en sortie à la ligne de bus lorsque l'interrupteur à positions multiples se ferme.
États désignés : AT, AU, BB, BG, BR, CA, CH, CS, DE, DK, ES, FI, GB, HU, JP, KP, KR, LK, LU, MG, MN, MW, NL, NO, PL, RO, RU, SD, SE.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, MC, NL, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)