WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992018980) DISPOSITIF DE MEMOIRE REMANENTE A SEMI-CONDUCTEURS, MODIFIABLE PAR COMMANDE ELECTRIQUE, A TRANSISTOR UNIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/018980    N° de la demande internationale :    PCT/US1992/002194
Date de publication : 29.10.1992 Date de dépôt international : 13.03.1992
Demande présentée en vertu du Chapitre 2 :    26.10.1992    
CIB :
G11C 16/04 (2006.01), H01L 21/28 (2006.01), H01L 21/32 (2006.01), H01L 29/788 (2006.01)
Déposants : SILICON STORAGE TECHNOLOGY, INC. [US/US]; 1208 Apollo Way, Suite 502, Sunnyvale, CA 94086 (US)
Inventeurs : WANG, Ping; (US).
YEH, Bing; (US)
Mandataire : YIN, Ronald, L.; Limbach & Limbach, 2001 Ferry Building, San Francisco, CA 94111 (US)
Données relatives à la priorité :
682,459 09.04.1991 US
Titre (EN) A SINGLE TRANSISTOR NON-VOLATILE ELECTRICALLY ALTERABLE SEMICONDUCTOR MEMORY DEVICE
(FR) DISPOSITIF DE MEMOIRE REMANENTE A SEMI-CONDUCTEURS, MODIFIABLE PAR COMMANDE ELECTRIQUE, A TRANSISTOR UNIQUE
Abrégé : front page image
(EN)A single transistor electrically programmable and erasable memory cell (10) is disclosed. The single transistor has a source (14), a drain (16) with a channel region (18) therebetween, defined on a substrate. A first insulating layer (20) is over the source, channel and drain regions. A floating gate (22) is positioned on top of the first insulating layer over a portion of the channel region and over a portion of the source region. A second insulating layer (25) has a top wall which is over the floating gate, and a sidewall which is adjacent thereto. A control gate has a first portion (24) which is over the first insulating layer and immediately adjacent to the sidewall of the second insulating layer. The control gate has a second portion (26) which is over the top wall of the second insulating layer and is over the floating gate. Erasure of the cell is accomplished by the mechanism of Fowler-Nordheim tunneling from the floating gate through the second insulating layer to the control gate.
(FR)Cette invention concerne un élément mémoire (10) programmable et effaçable par commande électrique, à transistor unique. Ledit transistor unique comprend une source (14), un drain (16) comportant une zone de voie de transmission (18) située entre ces derniers, formé sur un substrat. Une première couche isolante (20) recouvre la source, les zones de voie de transmission et de drain. Une porte flottante (22) est placée au-dessus de la première couche isolante sur une partie de la zone de voie de transmission et sur une partie de la zone de source. Une deuxième couche isolante (25) comprend une paroi supérieure qui se situe au-dessus de la partie flottante, et une paroi latérale qui est adjacente à cette dernière. Une porte de commande comprend une première partie qui se situe au-dessus de la première couche isolante et se trouve immédiatement adjacente à la paroi latérale de la deuxième couche isolante. Ladite porte de commande présente une deuxième partie (26) qui se situe au-dessus de la paroi supérieure de la deuxième couche isolante et au-dessus de la porte flottante. L'effacement de l'élément est effectué par le mécanisme de tunnel de Fowler-Nordheim qui part de la porte flottante et traverse la deuxième couche isolante pour aboutir à la porte de commande.
États désignés : CA, JP.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, MC, NL, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)