WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992017938) CIRCUIT DIFFERENTIEL D'ATTAQUE ET DE RECEPTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/017938    N° de la demande internationale :    PCT/US1992/002466
Date de publication : 15.10.1992 Date de dépôt international : 27.03.1992
Demande présentée en vertu du Chapitre 2 :    27.10.1992    
CIB :
H03K 3/356 (2006.01), H03K 5/02 (2006.01), H03K 17/16 (2006.01), H03K 17/693 (2006.01), H04L 25/02 (2006.01), H04L 25/03 (2006.01)
Déposants : THINKING MACHINES CORPORATION [US/US]; 245 First Street, Cambridge, MA2142 (US)
Inventeurs : WADE, Jon, P.; (US).
WELLS, David, S.; (US)
Mandataire : JORDAN, Richard, A.; Thinking Machines Corporation, 245 First Street, Cambridge, MA 02142 (US)
Données relatives à la priorité :
676,132 27.03.1991 US
Titre (EN) DIFFERENTIAL DRIVER/RECEIVER CIRCUIT
(FR) CIRCUIT DIFFERENTIEL D'ATTAQUE ET DE RECEPTION
Abrégé : front page image
(EN)A new driver circuit and receiver circuit for transmitting and receiving a differential signal pair. The driver circuit includes true and complement signal generating elements that generate a differential signal pair in tandem. Each of the true and complement signal generating elements includes a high-gain element and at least one low-gain element. The delay circuit is responsive to the true and complement data signal for iteratively controlling the high-gain element and low-gain element of each signal generating element to effect the generation of the differential signal pair, the delay circuit controlling the high-gain element with a delay relative to the low-gain element to thereby reduce ringing in the differential signal pair. The receiver circuit receives a differential receive signal pair, comprising true and complement receive signals having selected conditions over a pair of input lines and generates a true and complement data signal. The receiver circuit, during normal receiving operations, generates true and complement signals in response to the differential receive signal pair. During a test mode, the receiver circuit, in separate steps, compares the voltage levels of the true and complement receive signals to threshold voltages and generates an error signal if the selected true or complement receive signal does not have the proper relationship to the voltage level of the threshold voltage.
(FR)Nouveaux circuits d'attaque et de réception servant à transmettre et à recevoir une paire de signaux différentiels. Le circuit d'attaque comprend des éléments générateurs de signaux vrais et complémentaires servant à générer en tandem une paire de signaux différentiels. Chacun de ces éléments comprend un élément à grand gain et au moins un élément à faible gain. Le circuit à retard réagit au signal de données vrai et complémentaire pour commander de manière itérative l'élément à grand gain et l'élément à faible gain de chaque élément générateur de signaux pour assurer la génération de la paire de signaux différentiels, ledit circuit à retard commandant l'élément à grand gain de manière retardée par rapport à l'élément à faible gain afin de réduire les oscillations dans la paire de signaux différentiels. Le circuit de réception reçoit par l'intermédiaire d'une paire de lignes d'entrée une paire de signaux différentiels de réception comportant des signaux de réception vrais et complémentaires présentant des conditions prédéterminées, et génère un signal de données vrai et complémentaire. Pendant ses opérations normales de réception, le circuit de réception génère des signaux vrais et complémentaires en réponse à la paire de signaux différentiels de réception. Dans un mode de test, le circuit de réception compare, lors d'étapes séparées, les niveaux de tension des signaux de réception vrais et complémentaires à des tensions de seuil, et génère un signal d'erreur si le signal de réception vrai et complémentaire sélectionné ne présente pas le bon rapport au niveau de tension de la tension de seuil.
États désignés : AU, BG, BR, CA, FI, HU, JP, KR, NO, RO, RU.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, MC, NL, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)