WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1992017847) PROCESSEUR CENTRAL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1992/017847    N° de la demande internationale :    PCT/SU1991/000169
Date de publication : 15.10.1992 Date de dépôt international : 20.08.1991
Demande présentée en vertu du Chapitre 2 :    27.10.1992    
CIB :
G06F 9/38 (2006.01), G06F 15/78 (2006.01)
Déposants : INSTITUT TOCHNOI MEKHANIKI I VYCHISLITELNOI TEKHNIKI IMENI S.A.LEBEDEVA AKADEMII NAUK SSSR [SU/SU]; Leninsky pr., 51, Moscow, 117914 (SU) (Tous Sauf US).
BABAIAN, Boris Artashesovich [SU/SU]; (SU) (US Seulement).
VOLKONSKY, Vladimir Jurievich [SU/SU]; (SU) (US Seulement).
GORSHTEIN, Valery Yakovlevich [SU/SU]; (SU) (US Seulement).
KIM, Alexandr Kiirovich [SU/SU]; (SU) (US Seulement).
NAZAROV, Leonid Nikolaevich [SU/SU]; (SU) (US Seulement).
SAKHIN, July Khananovich [SU/SU]; (SU) (US Seulement).
SEMENIKHIN, Sergei Vladimirovich [SU/SU]; (SU) (US Seulement)
Inventeurs : BABAIAN, Boris Artashesovich; (SU).
VOLKONSKY, Vladimir Jurievich; (SU).
GORSHTEIN, Valery Yakovlevich; (SU).
KIM, Alexandr Kiirovich; (SU).
NAZAROV, Leonid Nikolaevich; (SU).
SAKHIN, July Khananovich; (SU).
SEMENIKHIN, Sergei Vladimirovich; (SU)
Mandataire : THE USSR CHAMBER OF COMMERCE AND INDUSTRY; ul. Kuibysheva, 5/2, Moscow, 103735 (SU)
Données relatives à la priorité :
4920073/24 27.03.1991 SU
Titre (EN) CENTRAL PROCESSOR
(FR) PROCESSEUR CENTRAL
Abrégé : front page image
(EN)A central processor for scientific-technical, economic-statistical calculations, simulation and control usage, provided with a wide command word architecture comprises buffer memories (1) and (3) of commands and words, a controlling device (2), a data commutator (4), an arithmetic-logic unit (5), units (6-11) for data record calling, indexation, associative storage, conversion of a mathematical address into a physical one, interfacing and subprogramming, as well as a control sentinel unit (13) and an operand availability unit (14), and characterized by high performance in both vector and scalar computations.
(FR)L'invention se rapporte à un processeur central conçu pour être utilisé dans des calculs scientifiques/techniques et économiques/statistiques et pour des opérations de simulation et de commande, et qui est équipé d'une architecture à mots d'instructions longs. Ce processeur central comprend des mémoires tampon (1 et 3) d'instructions et de mots, un dispositif contrôleur (2), un commutateur de données (4), une unité arithmétique et logique (5), des unités (6-11) pour les opérations d'appels des données enregistrées, d'indexation, de mémoire associative de conversion d'une adresse mathématique en une adresse physique, d'interface et de sous-programmation, ainsi qu'une unité de surveillance de commande (13) et une unité de disponibilité d'opérande (14), le processeur central se caractérisant en outre par des performances élevées à la fois dans le calcul vectoriel et dans le calcul scalaire.
États désignés : AU, BR, CA, JP, KR, US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE).
Langue de publication : russe (RU)
Langue de dépôt : russe (RU)